fifo原理实现应用于与进行速度协调.pdfVIP

单时钟同步FIFO的基本原理

学习目的：

1，给大家介绍FIFO的基本原理和组成。

2，学习同步单时钟FIFO的分析以及编写。

3，再次以实例体验如何将实际需求分析转换成代码。

FIFO（FirstInFirstOut）队列通常在数字系统中实现两个模块间数据

的暂存，达到减少两模块之间的速度依赖，使得两个模块能够相互相

对独立的运行。

FIFO是FPGA设计的一个非常基本的单元。FIFO一般用一个双口

RAM和分别指示读写地址的指针，以及状态生成和指示的逻辑组成，

下图是典型的FIFO结构图：

我们看到中上部是一个双口RAM，所谓双口RAM是分别有两套读写数据

线地址线以及控制线，用以实现读写的同时操作。

再看到读写指针和读写控制界面，左边是写控制界面和写指针，实现对

写指针的更新。右边是读控制界面和读指针，实现对读指针的更新。我

们还有比较逻辑，这里产生空empty信号和full信号。

我们来看一下器的工作方式，实际是一个循环队列：我们来一

下情景：

以下器有8个单元，在初始化的时候，读指针RP和WP都指向

0地址，当向器里写入了8个数据后，写指针会从新回到0，这就

是循环队列。

这里地址是0-7是3个BIT宽度，WP和RP也要对应的是3个bit，加

1就能实现从0,1,2.。6.7.0.1.2..这样循环。下图中阴影的部分标示

区已经占用。

Onedatapushedtofifo:

RPWP

5moredatapushedtofifo

RPWP

3datapoppedfromfifo

RPWP

3moredatapushedtofifo

WPRP

2moredatapushedtofifo:fifofull

WP,

RP

6datapoppedfromfifo