动态局部可重构.pptVIP

总线宏的物理执行总线宏由8个三态缓冲器组成4bits的宽度总线宏允许信息双向传递，一个比特的信息使用一个三态缓冲器的长线。01virtex器件的每一行支持一个总线宏的四个比特。总线宏的位置精确的跨骑在模A和模块B之间，其中四栅三态缓冲器在A内，另外四栅三态缓冲器在B内。02由三态缓冲器长线输出所组成的固定桥确保两个模块问固定的通信。总线宏的信息通讯是双向的，既可以从左到右也可以从右到左。但是对于这个设计来说，一旦信息通信方向确定以后就不能再改变。03DynamicPartialReconfiguration

局部动态可重构YongfuFeng主要内容动态可重构系统的提出FPGA基本理论FPGA动态可重构基础理论最早的可重构计算机出现在20世纪60年代早期，是由UCLA大学(UniversityofCaliforniaatLosAngeles)的GeraldEstrin提出并设计实现的固定+可变结构计算机(FixedPlusVariable/F+VStructureComputer).核心是一个不可更改的可编程处理器和一个可更改的数字逻辑组件。F+V体系结构及其软件系统成为现代可重构系统原型．限于当时的技术条件，Estrin只实现了一个粗糙的原型系统，但这种结构奠定了以后可重构系统的核心基础.可重构系统动态可重构系统的提出随着数字逻辑系统功能复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展，一直以来，芯片规模都是通过对现有的FPGA作累加来扩大，这种方法主要面临如下瓶颈:芯片内部布线有很大困难,随着FPGA门电路总数N增加,内部的布线连接几乎与N成平方增长;随着容量的快速增加，布线复杂度增加，FPGA的损坏率也随之增加;随着系统规模的扩大，单片资源的利用率反而下降。从时间轴上来看，系统规模是基于各种逻辑功能模块的组合，各个功能模块并不是时时刻刻都在工作的，而是根据系统外部的整体要求，轮流、循环地被激活来工作。因此，系统设计从传统的追求大规模、高密度的方向，转向了如何提高资源利用率，用有限的资源去实现更大规模的逻辑设计的方向上来。FPGA动态可重构技术则是通过资源的时分复用,对功能进行动态配置,来满足大规模应用需要。这样,大大提高了FPGA的资源利用率,同时降低器件的损坏率,这是FPGA器件的一个新发展方向。动态可重构系统的提出典型的FPGA动态可重构原理示意图。重构配置器正在进行的任务正在配置的任务挂起或执行完的任务FPGA一般系统布局功能模块1功能模块2功能模块3功能执行顺序动态局部重构系统布局功能模块1功能模块2功能模块3不可重构域可重构域总线宏局部动态重构系统布局执行顺序配置数据流重构粒度：指系统中可重构基核单元操作数的位宽。可重构系统大致可以分为两类：粗粒度：基核单元为乘法器、算术逻辑单元ALU等完整功能单元。对于乘法器、算术逻辑单元这些基本的功能单元来说，它们都工作在总线级，因此粗粒度的可重构系统进行字(Word，由多个位构成)级的操作。总线级的操作方式非常高效，适合计算密集型的应用。细粒度：基核单元为逻辑门、触发器、查找表等。对于逻辑门、触发器这些基本的逻辑单元来说，它们都工作在bit级，因此细粒度的重构操作都是属于bit级的操作，相当具有灵活性，能够更好的控制重构过程，但配置数据多，配置时间长。1234重构粒度概念指基于静态存储器(SRAM)编程和专门结构的FPGA，在一定的控制逻辑的驱动下，不仅能实现系统重新配置电路功能，同时还能对芯片逻辑功能实现高速动态变换。FPGA动态可重构技术：按功能或时序将整体分解为不同的组合，并根据实际需要，可在系统运行中对电路功能进行动态配置,分时对芯片进行动态重构，器件外部特征不变，而内部逻辑时间上交替变换，以小规模硬件逻辑资源来实现大规模系统时序功能，共同在时间空间上构成系统整体逻辑功能。设计思想：FPGA动态可重构技术及设计思想FPGA动态重构结构上必须满足以下要求：不仅具有可重新编程能力，同时可动态进行系统资源地重新配置，而不会破坏器件中全局或局部逻辑操作能力。FPGA内部配置信息对称，即在任何时刻、任何通用的基本逻辑功能可以配置于器件地任何一个位置，运用模型组合去实现设计中的复杂功能。基于SRAM结构，由于SRAM的各单元能够单独访问配置，即部分重构。它们的功能互不影响，因而具有部分重构的特征。配置1可重构逻辑2执行3对于时序变化的数字逻辑系统，其时序逻辑的发生不是通过调用芯片内不同区域、不同逻辑资源组合而成的，而是通过对具有专门缓