数字电子技术基础第七章.pptVIP

图为1024×4位的RAM2114的工作原理图图7.3.2A9地址译码器10根地址线A0~A9，分2组，6根行地址输入线A8~A3加到行地址译码器上，其输出为26＝64根行地址输出线X0～X63；4根列地址输入线A2～A0、A9加到列地址译码器上，译出24＝16列地址输出线；其输出信号从已选中一行里挑出要读写的4个存储单元，即每个字线包含4位I/O1~I/O4。7.3.1静态随机存储器（SRAM）其中：存储单元：64×64＝4096，排列成64行和64列的矩阵7.3.1静态随机存储器（SRAM）如：A9A2~A0=0001,A8~A3=111110时，则Y1=1,X62=1,这样可对它们交点D4~D1进行读写操作。存储矩阵：2114中有64行×（16×4)列＝4096个存储单元，每个存储单元都是由6个NMOS管组成，其示意图如图所示。二、SRAM的静态存储单元静态存储单元是在静态触发器的基础上附加门控管而成，它是靠触发器的自保持功能存储数据的。1.MOS管构成：7.3.1静态随机存储器（SRAM）图7.3.57.3.2动态随机存储器（DRAM）（自学）7.4存储容量的扩展23%Option17.4.1位扩展方式7.4.2字扩展方式若每一片存储器(ROM或RAM）的数据位数够而字数不够时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数更多的存储器。若每一片ROM或RAM的字数够用而位数不足时，应采用位扩展方式。接法：将各片的地址线、读写线、片选线并联即可。30%Option2图是用8片1024×1的RAM构成1024×8的RAM接线图。7.4.1位扩展方式图7.4.1图是由两片2114扩展成1024×8位的RAM电路连线图。位扩展方式7.4.2字扩展方式例7.4.1用4片256×8位的RAM接成一个1024×8位的RAM接线图1024×8RAM解：第七章半导体存储器7.1概述7.2只读存储器（ROM）7.3随机存储器（RAM）7.4存储器容量的扩展概述从制造工艺上存储器可分为双极型和单极型（CMOS型），由于MOS电路（特别是CMOS电路），具有功耗低、集成度高的优点，所以目前大容量的存储器都是采用MOS工艺制作的。2.从制造工艺上分类1.从存取功能上分类从存取功能上可分为只读存储器（Read－OnlyMemory，简称ROM）和随机存储器（RandomAccessMemory，简称RAM）。7.2只读存储器（ROM）7.2.1掩模只读存储器1.ROM的组成：ROM电路结构包含存储矩阵、地址译码器和输出缓冲器三个部分图7.2.17.2.1掩模只读存储器2.二极管ROM电路图是具有2位地址输入码和4位数据输出的ROM电路。其地址译码器是由4个二极管与门构成，存储矩阵是由二极管或门构成，输出是由三态门组成的。图7.2.2A0~An-1W0W(2n-1)字线位线图的存储的内容见表图7.2.2图7.2.2二极管ROM的电路结构简单，故集成度可以做的很高，可批量生产，价格便宜。W0~W1为字线，D0~D3为位线，其相交叉的点就是一个存储单元。习惯上用存储单元的数目表示存储器的存储量（或称为容量）即存储容量＝字数×位数7.2.1掩模只读存储器7.2.1掩模只读存储器图7.2.53.由CMOS构成掩模ROM的特点：出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性掩模只读存储器可以把ROM看成一个组合逻辑电路，每一条字线就是对应输入变量的最小项，而位线是最小项的或，故ROM可实现逻辑函数的与－或标准式。若把地址输入A1和A0看成是两个输入变量，数据输出看成是一组输出变量，则D3~D0就是一组A1~A0的组合逻辑函数。可写成：010102用存储器实现组合逻辑函数0201由于任何组合逻辑函数都可以写成最小项之和的形式，因此任何组合逻辑函数都可以通过向ROM中写入相应的数据来实现。02用具有n位输入地址、m位数据输出的ROM可以获得不大于m个任何形式的n变量组合逻辑函数。这也适合RAM。03例7.5.1试用ROM产生下列一组组合逻辑函数由于要实现的是4个逻辑函数，且逻辑函数为4变量的，所以需要4位地址输入和4位数据输出，故选16×4的ROM实现。解：首先将所给的逻辑函数展成最小项之和的形式。图7.5.1例7.5.2试用ROM设计一个2位二进制数的比较器。设这两个2位数分别为A＝A1A0，B＝B1B0。当AB时，Y1=1；当A＝B时，Y2=1;当AB时，Y3=1.