数字电子技术时序逻辑电路习题.pptVIP

[题6.33]用D触发器和门电路设计一个十一进制计数器电路图略。检查自启动略，能自启动。[题6.34]控制步进电动机。1表示电机绕组导通，0表示截止。M为输入控制变量，M=1为正转，M＝0为反转。电路图略。不能自启动。例：设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1。选T触发器1、画出原始状态图与原始状态表输入端X：输出端Z：当X出现011序列时，Z=1；否则Z=0ABCD1/00/00/01/10/00/01/01/0XSn01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Zn第六章习题PART1时序逻辑电路习题1时序逻辑电路的基本概念2一般时序逻辑电路的分析和设计3寄存器和移存器4计数器5序列码发生器和顺序脉冲发生器6一、时序逻辑电路的基本概念2.结构特点电路由组合电路和存储电路构成，含记忆元件；电路中含有从输出到输入的反馈回路；状态转移表；状态转移图；功能表；表达式；卡诺图；电路图；波形图功能描述定义二、一般时序逻辑电路的分析和设计时钟方程1.分析步骤组合电路、存储电路分析电路结构输入信号X、输出信号Z写出四组方程各触发器的激励方程电路的逻辑功能描述(3)作状态转移表、状态转移图或波形图各触发器的次态方程电路的输出方程作状态转移表时，先列草表，再从初态(预置状态或全零状态)按状态转移的顺序整理。2.设计步骤根据要求，建立原始状态转移表（或图）；输入/出变量个数；状态间的转换关系（输入条件、输出要求）状态个数；(2)化简原始状态转移表（状态简化或状态合并）；②进行顺序比较，作隐含表①作状态对图③进行关联比较④作最简状态转移表a.列出所有的等价对。b.列出最大等价类。c.进行状态合并，并列出最简状态表。自启动性检查；作逻辑电路图。选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；进行状态编码（也称状态分配）；三、寄存器和移存器四、计数器寄存器和移存器电路结构特点MSI移存器的功能及其典型应用74194的简化符号、功能表用74194实现串并行转换由SSI构成的二进制计数器的一般结构同步计数器异步计数器2.MSI二进制、十进制计数器3.任意进制计数器(1)用触发器和逻辑门设计任意进制计数器(2)用MSI计数器构成任意进制计数器(3)采用MSI任意进制计数器①复0法（利用复位端）②置数法（利用置数控制端，并行输入端）a.置最小数法b.预置0法c.置最大数法五、序列码发生器和顺序脉冲发生器序列码发生器结构类型计数型序列码发生器的设计（已知序列码）移存型序列码发生器的设计（已知序列码）顺序脉冲发生器的构成输出端较多时：采用计数器和译码器输出端较少时：采用环形计数器六、习题讲解6.1分析图所示时序电路。解：(1)分析电路结构触发器的激励方程触发器的次态方程电路的输出方程写出四组方程图片1:1电路逻辑功能：一位二进制全加器，本位和由Z端子输出，进位由JKFF的Q端输出。(3)作状态转移表101序列不可以重叠，例如：X：010101101Z：000101001X：0101011010Z：0001000010101序列可以重叠，例如：6.2试作出101序列检测器的状态图。该同步电路有一根输入线X，一根输出线Z，对应于输入序列101的最后一个“1”，输出Z=1，其余情况下输出为“0”。(1)解：①输入变量为X、输出变量为Z；检测器XCPZ题6.2(1)的示意图初态（没有序列信号输入时电路的状态）为S0,设X恰为101。②状态个数的确定；S10/01/1X/Z01S0状态间的转换关系021/0题6.2(1)的状态转移图0310101…S20/011…100…X/ZS11/01/1010/0题6.2(1)的原始状态转移图02S0S2030/0单击此处添加正文。041/0单击此处添加正文。(2)解：①输入变量为X、输出变量为Z；检测器XCPZ题6.2(2)的示意图初态（没有序列信号输入时电路的状态）为S0,设X恰为101。②状态个数的确定；S2S10/0X/