1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

01_IC设计流程教案课件.pdfVIP

01_IC设计流程教案课件.pdf

    1. 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
    2. 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
    3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    4. 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
    5. 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
    6. 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
    7. 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
    查看更多

    邓军勇

    djy@

    029

    数字IC设计的流程

    路版图

    流程数据形式与工具

    需求分析（Requirement）

    算法设计（AlgorithmOptimization）Matlab，C/C++CadenceSPW

    结构设计(ArchitectureExploration)SC/SV/C/C++SynopsysCoCentric

    文本编辑器

    RTL设计（RTLDesign）VHDL，Verilog

    SynopsysLeda/Atrenta

    SpyGlass

    RTL验证（RTLVerification）SystemVerilog，e

    VCS/VSS/NC/Questasim

    SynopsysDC、PT

    综合（Synthesis）综合数据库

    CadencePKS/BuildGates

    MAGMABlastRTL

    门级验证（Gate-levelVerification）SystemVerilog，e

    VCS/VSS、NC、QuestaSim

    后端设计（Back-endDesign）SynopsysAstro、ICC

    Hercules，Jupiterdp

    电路参数提取（CircuitExtraction）后端数据库Star-RCxt，

    PrimePower/power

    版图后仿真（Post-layoutSimulation）compiler

    SystemVerilog，ePT、formality，LEC

    生产（Manufacture）

    主流EDA工具

    路版图

    系统级验证工具

    代码质量分析工具

    您可能关注的文档

    最近下载

    文档评论（0）

    阿尔格栅rerfa + 关注
    实名认证
    文档贡献者

    知识杂货铺~

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >