CMOS压控振荡器的研究与设计.pdf

摘要

压控振荡器是通信系统的核心模块，其为收发链路提供本振信号，为数字电路

提供参考时钟，振荡器的相位噪声会影响系统的灵敏度与误码率等指标，制约着系

统的性能。CMOS工艺得益于其高的集成度与低的成本被广泛应用于集成电路设

计，基于CMOS工艺的振荡器也得到了广泛的应用。随着通信技术与CMOS工艺

的不断发展，系统指标越来越严苛，对振荡器的相位噪声与闪烁噪声性能提出更高

的要求。本文着手于低闪烁噪声压控振荡器与高频低相位噪声压控振荡器的设计，

首先介绍了压控振荡器的基本工作原理，具体性能指标，相位噪声与闪烁噪声的相

关机理。之后讨论了振荡器设计中常用的无源元件，并且给出设计振荡器的一些注

意事项，随后提出了低闪烁噪声振荡器与高频低相位噪声振荡器的研究背景，据此

分别设计了三款压控振荡器芯片。

本文的主要工作有：

1、使用尾部限流电阻来减小传统B类压控振荡器尾电流源与偏置电路贡献的

热噪声与闪烁噪声，同时在共模路径产生一个高阻，防止尾电流源的寄生电容在交

叉耦合管进入三极管区时接入谐振腔而恶化振荡器的相位噪声性能。基于180nm

CMOS工艺设计了一款互补结构的B类压控振荡器，覆盖了5.17GHz~5.94GHz的

频带，消耗功耗3.6mW，在5.22GHz载波，1MHz频偏处实现了-115.5dBc/Hz的相

位噪声，同时闪烁噪声拐点频率在300kHz，整体品质因数达到了184dBc/Hz。

2、基于噪声循环架构，使用65nmCMOS工艺设计了一款工作在

22.9GHz~25.2GHz的压控振荡器，用于24GHz线性连续调频毫米波汽车雷达的小

数锁相环中。功耗4mW，在23.3GHz载波，1MHz频偏处可以实现-100dBc/Hz的

相位噪声，闪烁噪声拐点频率在300kHz。

3、改进了谐波提取频率源架构，基于65nmCMOS工艺，使用超低耦合系数

的漏源变压器设计了F类基波振荡器，在源端可以实现11dBc的基波抑制，同时

无需额外的调谐，并且版图面积紧凑。后仿结果表明，配合低功耗高选择性宽带的

注入锁定放大器实现了24.1GHz~29.9GHz的输出频率范围，与38dBc的基波抑制。

在24.1GHz载波，1MHz频偏处可以实现-111.7dBc/Hz的相位噪声，闪烁噪声拐点

频率在100kHz，品质因数可以达到191.8dBc/Hz。

关键词：CMOS，闪烁噪声，压控振荡器，谐波提取

ABSTRACT

Thevoltage-controlledoscillatoristhecoremoduleofthecommunicationsystem.

Itprovidesthelocaloscillationsignalfortransceiversandthereferenceclockfordigital

circuits.Thephasenoiseoftheoscillatorwillaffectthesensitivityandbiterrorrateof

thesystemandrestricttheperformanceofthesystem.CMOStechnologyiswidelyused

inintegratedcircuitdesignbecauseofitshighintegrationandlowcost,andoscillators

basedonCMOStechnologyarealsowidelyused.Withthecontinuousdevelopmentof

communicationtechnologyandCMOStechnology,thesystemindicatorsarebecoming

moreandmorestringent,andhigherrequirementsareraisedontheoscillatorsphase

noiseandflickernoiseperformance.Thisthe