基于SoC的数字后端P_G网的设计与优化.pdfVIP

基于SoC的数字后端P/G网的设计与优化

摘要

随着集成电路发展到深亚微米阶段，片上系统(SoC)设计以可IP复用、容错性

强、设计周期短等优势在集成电路芯片设计中逐渐占据主要地位，但是SoC设计

随着工艺节点的提升、工艺特征尺寸的缩小、设计复杂性的增加导致出现功耗、电

压降和电迁移等问题。这些问题在数字后端电路设计中表现得越来越突出，也是数

字后端P/G完整性设计亟待解决的。

本文基于TSMC40nm工艺完成一款车载视频接口SoC芯片的数字后端P/G网

的设计与分析优化。本文主要完成工作和结果如下：

1．基于一种SoC芯片的数字后端P/G网的设计方法，实现一款车载视频接口

SoC芯片的P/G网设计。主要工作内容包括：1)基于innovus工具完成芯片的布局规

划：提供了预估面积的算法、布线资源分配思路以及模块位置规划思路。2)根据

P/G网结构进行电路建模，完成电源条线宽度和间距参数的计算，并将计算结果应

用于本设计的电源条线设计。3)基于宏单元的P/G网设计思路，对宏单元的P/G网

设计提出“搭桥”方案。对车载视频接口SoC芯片相应模块的P/G网进行了优化，

最终完成了整个SoC芯片的P/G网版图设计。

2．分析设计完成的车载视频接口SoC芯片的P/G网。利用Redhawk工具对车载

视频接口SoC芯片P/G网进行了功耗、静态电压降、无矢量动态电压降和电迁移的

分析。通过分析结果可知，功耗、无矢量动态电压降和电迁移满足设计要求，而最

大静态电压降不满足阈值要求，需进行优化。

3.优化设计弱点。针对静态电压降不满足要求的问题，本设计提出两种优化

策略：一种是优化电源条线密度，另一种是优化出pin的金属层。在优化策略下，

总共优化了1000条VDD线和VSS线。优化后，instance上总的电压降减小了13.21mV，

约优化了29.46%。VDD线上的电压降从28.8mV下降到25.3mV，优化了12.15%；

VSS线上总地弹从16mV下降至6.3mV，优化了60.62%。最大电压降从4.08%优化

到2.87%，符合设计要求。P/G网优化完成后进行了P/G网的签核、静态时序分析和

物理签核。

关键词：SoC，数字后端，P/G网，电压降，电迁移

Designandoptimizationofthedigitalback-endP/Gnetworkbased

onSoC

ABSTRACT

Withthedevelopmentofintegratedcircuitstothedeepsubmicronstage,system-on-

chip(SoC)designgraduallyoccupiesamajorpositioninintegratedcircuitchipdesign

withtheadvantagesofIPmultiplexing,strongfaulttoleranceandshortdesigncycle。

However，withtheimprovementofprocessnodes,thereductionofprocessfeaturesize,

andtheincreaseofdesigncomplexity,SoCdesignalsomeetsmanyproblemssuchas

powerconsumption,IRdropandelectromigration.Theseproblemsarebecomingmore

andmoreprominentindigitalback-endcircuitdesign,anditisurgenttobesolvedin

digitalback-endP/Gintegritydesign.

BasedontheTSMC40nmprocess,thispaperresearchesontheP/Gnetworkdesign,

analy