VHDL序列检测器设计1110010.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

VHDL数字系统设计与测试作业

序列检测器设计

学院:通信工程学院

学号:1101120012

姓名:汤清

设计要求:

用状态机设计序列检测器〔1110010〕。

设计功能:

考虑一个序列检测器,检测的序列流为“1110010”,当输入信号依次为“1110010”时输入一个脉冲,否那么输入为低电平。

设计思路:

序列检测器是一种同步时序电路,它用于搜索,检测输入的二进制代码串中是否出现指定的代码序列,1110010序列检测器的原理图如下:

首先,本实验要从一串二进制编码中检测出一个已预置的七位二进制码1110010,每增加一位相当于增加一个状态,再加上一个初始态,用八个状态可以实现,其Moore型原始状态转移图如下:

根据状态转移图可以得出Moore型原始状态转移表为:

源代码:

libraryieee;

useieee.std_logic_1164.all;

entitycheckis

port(din:instd_logic;

clk,clr:instd_logic;

z:bufferstd_logic);

endcheck;

architecturearch_checkofcheckis

typeStateTypeis(s1,s2,s3,s4,s5,s6,s7,s8);

signalpresent_state,next_state:StateType;

begin

state_comb:process(present_state,din)

begin

casepresent_stateis

whens1=z=0;

ifdin=1then

next_state=s2;

else

next_state=s1;

endif;

whens2=z=0;

ifdin=1then

next_state=s3;

else

next_state=s2;

endif;

whens3=z=0;

ifdin=1then

next_state=s4;

else

next_state=s1;

endif;

whens4=z=0;

ifdin=1then

next_state=s4;

else

next_state=s5;

endif;

whens5=z=0;

ifdin=1then

next_state=s2;

else

next_state=s6;

endif;

whens6=z=0;

ifdin=1then

next_state=s7;

else

next_state=s1;

endif;

whens7=z=0;

ifdin=1then

next_state=s3;

else

文档评论(0)

寒傲似冰 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8071104010000026

1亿VIP精品文档

相关文档