数字电子电路分析与调试--4.1时序逻辑电路分析测试PPT.pptVIP

数字电子电路分析与调试--4.1时序逻辑电路分析测试PPT.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

《数字电子电路分析与调试》

时序逻辑电路的构成——珍惜当下

本次课内容时序逻辑电路组合逻辑电路

本次课内容学习时序逻辑电路的构成:

1.时序逻辑电路时序逻辑电路中,信号的传递是有序的。任一时刻的输出不仅与该时刻输入变量的取值有关,而且与前一时刻电路所处的状态也有关。(1)构成

1.时序逻辑电路由图中可以看出,时序逻辑电路包含组合逻辑电路和存储电路两部分,存储电路具有记忆功能通常由触发器担任;存储电路的状态反馈到组合逻辑电路的输入端,与外部输入信号共同决定组合逻辑电路的输出。

1.时序逻辑电路在时序逻辑电路的结构框图中,X代表外部输入信号;Q代表存储电路的状态输出,也是组合逻辑电路的内部输入。输出方程状态方程激励方程(2)输入输出关系

1.时序逻辑电路Z代表外部输出信号;P代表存储电路的激励信号,也是组合逻辑电路的内部输出。输出方程状态方程激励方程

1.时序逻辑电路这些信号之间的逻辑关系可以用三个向量函数表示。输出方程状态方程激励方程

1.时序逻辑电路(3)分类(1)根据时钟分类同步时序逻辑电路:所有触发器的时钟端均连在一起由同一个时钟脉冲触发,使之状态的变化都与输入时钟脉冲同步。异步时序逻辑电路:只有部分触发器的时钟端与输入时钟脉冲相连而被触发,而其它触发器则靠时序电路内部产生的脉冲触发,故其状态变化不同步。

1.时序逻辑电路(2)根据输出分类米里Mealy型时序电路:某时刻的输出决定于该时刻的外部输入X和内部状态Q。摩尔Moore型时序电路:某时刻的输出仅仅决定于存储电路的状态。

内容回顾:本次课主要学习时序逻辑电路的构成,主要包括:时序逻辑电路由组合逻辑电路模块和存储电路模块两部分构成;①时序逻辑电路根据时钟不同有同步时序逻辑电路和异步时序逻辑电路;根据输出不同有成米里Mealy型时序电路和摩尔Moore型时序电路。时序逻辑电路最显著的特点是:前一时刻的逻辑状态(也叫原态)触发新一时刻的逻辑状态(即新态)②③

《数字电子电路分析与调试》课程负责人:毛玉青副教授首批“十四五”职业教育国家规划教材建设课程浙江省十三五新形态教材建设课程浙江省首批课程思政示范课程浙江省精品在线开放课程感谢观看

《数字电子电路分析与调试》首批“十四五”职业教育国家规划教材建设课程浙江省十三五新形态教材建设课程浙江省首批课程思政示范课程浙江省精品在线开放课程课程负责人:毛玉青副教授

同步时序逻辑电路分析步骤——一分耕耘一分收获

本次课内容学习同步时序逻辑电路的分析步骤列方程式:各触发器的驱动方程和输出方程画状态图、状态表或时序图分析结果,判断电路逻辑功能将驱动方程代入相应触发器的特征方程式中,求出各个触发器的状态方程求状态方程

例1:分析右图JK触发器构成的同步时序逻辑电路功能(1)列方程式输出方程:输出仅与电路现态有关,为摩尔型时序电路。驱动方程:

(2)求状态方程JK触发器的特性方程:将各触发器的驱动方程代入,即得电路的状态方程:

(3)列状态表

(4)画状态图与时序图

(5)分析电路功能有效循环的4个状态分别是0~3这4个十进制数字的二进制数,并且在时钟脉冲CP的作用下,这4个状态是按递增规律变化的,即:00→01→10→11…所以这是一个四进制同步加法计数器。当对第4个脉冲计数时,计数器又重新从00开始计数,并产生输出Z=1,作为进位输出信号。

例2:分析右图D触发器构成的同步时序逻辑电路功能(1)列方程式驱动方程:

(2)求状态方程D触发器的特性方程:将各触发器的驱动方程代入,即得电路的状态方程:

(3)计算、列状态表000001011111110100010101001011111110100000101010

(4)画状态图、时序图

(5)分析电路功能有效循环的6个状态,在时钟脉冲CP的作用下,这6个状态是按递增规律变化的,即:000→001→011→111→110→100→000→…所以这是一个六进制同步加法计数器。两个无效输出的状态不会在CP脉冲作用下进入有效循环圈内,所以此电路不能自启动。

练习1(1)列方程式驱动方程:

(2)求状态方程JK触发器的特

文档评论(0)

132****0008 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档