《EDA技术与设计》 第09章 数字系统 EDA 设计与实践.pptxVIP

;01;循环冗余校验(CyclicRedundancyCheck,CRC)码是以数据块为对象进行校验的，它是一种高效、可靠的检错和纠错方法。由于编码简单、纠错能力强且误判概率很低，因此，循环冗余校验码在卫星测控及通信系统中得到了广泛的应用。;(1)掌握循环冗余校验码的工作原理。

(2)基于FPGA实现循环冗余校验码电路模块设计。;实验要求;实验内容;实验内容;(1)PC1台

(2)可编程器件开发软件1套

(3)EDA实验系统1套;(1)循环冗余校验码基本原理分析。

(2)循环冗余校验码电路设计及其仿真波形图。

(3)总结实验过程中遇到的问题及解决问题的方法。;若生成的多项式为G(x)=x?+x?+x?+1,如何实现12位信息加8位CRC校验码的发送、接收?;02;通用异步收发器(UniversalAsynchronousReceiverTransmitter,UART)是一种通用串行数据总线，包括RS232、RS449、RS423、RS422、RS485等接口标准规范和总线标准规范，用于异步通信。;(1)掌握UART通信原理。

(2)基于FPGA实现通用异步收发器模块设计。;实验要求;实验内容;实验内容;(1)PC1台

(2)可编程器件开发软件1套

(3)EDA实验系统1套;(1)UART通信原理分析。

(2)UART电路设计及其仿真波形图。

(3)总结实验过程中遇到的问题及解决问题的方法。;将串口通信波特率分别改为4800、19200,程序如何修改?;03;概述;(1)掌握VGA接口的工作原理。

(2)基于FPGA实现VGA彩色信号显示控制电路模块设计。;实验要求;实验内容;(1)PC1台

(2)可编程器件开发软件1套

(3)EDA实验系统1套;(1)VGA接口的工作原理分析。

(2)VGA彩色信号显示控制电路设计及其仿真波形图。

(3)总结实验过程中遇到的问题及解决问题的方法。;如何将设计的文字信息通过VGA接口输出到显示器上?说明设计思想。;04;数字钟是一个可以对标准频率1Hz进行计数的电路，当秒计数器满60后向分计数器进位，分计数器满60后向时计数器进位，时计数器按24翻1规律进行计数，输出经译码后送至LED显示。该多功能数字钟除用于计时外，还具有校时和整点报时等功能。;(1)掌握数字钟的工作原理。

(2)基于FPGA实现多功能数字钟电路模块设计。;实验要求;实验内容;实验内容;(1)PC1台

(2)可编程器件开发软件1套

(3)EDA实验系统1套;(1)多功??数字钟基本原理分析。

(2)多功能数字钟电路设计及其仿真波形图。

(3)总结实验过程中遇到的问题及解决问题的方法。;(1)设计实现闹钟功能。

(2)给出实现万年历的设计思想。;05;直接数字频率合成器(DDS,DirectDigitalSynthesizer)是从相位概念出发直接合成所需波形的一种频率合成技术。直接数字频率合成器由相位累加器、波形存储器ROM、D/A转换器和低通滤波器构成。;(1)掌握直接数字频率合成器的工作原理。

(2)基于FPGA实现直接数字频率合成器电路模块设计。;(1)直接数字频率合成器的设计要求。

①输出信号频率可预置的正弦波。

②用数码管显示输出频率。

③其他扩展功能。

(2)将设计电路下载到EDA实验系统，对其功能进行验证。;实验内容;实验内容;(1)PC1台

(2)可编程器件开发软件1套

(3)EDA实验系统1套;(1)直接数字频率合成器基本原理分析。

(2)直接数字频率合成器电路设计及其仿真波形图。

(3)总结实验过程中遇到的问题及解决问题的方法。;(1)设计能产生多种波形(如正弦波、余弦波、方波、三角波等)的直接数字频率合成信号发生器。

(2)设计一个测频电路，测量并显示直接数字频率合成电路产生的信号频率。;06;等精度测频法是在直接测频法基础上发展起来的一种测频方法，测量时有一个预置闸门，闸门时间不是固定的值，而是通过被测信号将预置闸门展宽为被测信号周期的整数倍，即与被测信号同步，从而实现在测试频段范围内的等精度测量。;(1)掌握等精度频率计的工作原理。

(2)基于FPGA实现等精度频率计电路模块设计。;(1)等精度频率计的设计要求。

①测频范围为100Hz～1MHz。

②测频精度≤10?。

③用数码管显示所测频率值。

④进一步扩展测频范围等其他功能。

(2)将设计电路下载到EDA实验系统，对其功能进行验证。;实验内容;(1)PC1台

(2)可编程器件开发软件1