《数字电子技术项目化教程》课件——项目7 可编程逻辑器件实现四位加减法器.pptVIP

7.3用可编程逻辑器件仿真设计全加器7.3.3仿真验证PLD的全加器电路功能2．搭接仿真电路，运行仿真图7-38全加器仿真验证电路图7-39全加器仿真验证的逻辑变换仪面板项目实施：FPGA实现四位加减法器一、设计任务要求1．用Multisim14软件设计基于FPGA的四位加减法器电路，每一位数据的计算采用本章7.3.2节的全加器PLD电路来实现。2．调用设计完成的四位加减法器电路，在Multisim软件中仿真验证电路功能正确性。图7-38全加器仿真验证电路图7-39全加器仿真验证的逻辑变换仪面板项目实施：FPGA实现四位加减法器二、四位加减法器的FPGA电路设计图7-43四位加减法器电路原理图项目实施：FPGA实现四位加减法器三、四位加减法器的FPGA电路仿真验证与调试图7-49四位加减法器的仿真验证电路项目考核项目一直流稳压电源的制作与调试班级?姓名?学号?组别?项目配分考核要求评分标准扣分得分全加器电路设计20能正确设计、分析电路的工作原理电路设计错误，扣5分/处??仿真验证全加器10能正确调用全加器PLD，功能正确功能测试数据不正确，扣2分/处??四位加/减法器电路设计30①能正确设计、分析四位加/减法器电路的工作原理②能正确调用全加器PLD，修改元件符号，完成电路绘制①不能正确修改元件符号，扣5分/处②电路设计错误，扣5分/处??仿真验证四位加/减法器30①能正确调用四位加/减法器PLD，修改元件符号②绘制四位加/减法器的仿真验证电路③电路功能能够完全实现①不能正确修改元件符号，扣5分/处②电路设计错误，扣5分/处③功能测试数据不正确，扣2分/处??安全、文明工作10①安全用电，无人为损坏仪器和设备②操作习惯良好，能保持环境整洁，小组团结协作③不迟到、早退、旷课①发生安全事故，或人为损坏设备，扣10分②现场不整洁、工作不文明，团队不协作，扣5分③不遵守考勤制度，每次扣2~5分??合计??项目七：可编程逻辑器件实现四位加/减法器数字电子技术项目化教程项目概述半导体存储器是当今数字系统不可缺少的组成部分，用来存储二进制信息，可以存放各种数据、程序和复杂资料。根据内部信息的存取方式的不同分为只读存储器和随机存储器两大类。可编程逻辑器件（PLD）是20世纪70年代后期发展起来的一类大规模集成电路，是一种通用型半定制电路。用户可以通过对PLD编程，方便地构成一个个大型的、复杂的数字系统，降低了系统的价格和功耗、减少占用空间、增强了系统性能和可靠性。本项目就是介绍利用可编程逻辑器件实现四位加/减法器的方法。项目引导教学目的：1．认识可编程逻辑器件。2．熟悉和掌握Multisim14软件设计可编程逻辑器件的方法。3．在Multisim中用可编程逻辑器件的原理图输入法设计一个全加器。4．用第3步的全加器合成设计一个四位的加/减法器。5．会在Multisim中设计元件符号。6．掌握电路设计仿真设计和调试的方法。7．会输出PLD电路的VHDL代码。项目引导项目要求：1．工作任务：用可编程逻辑器件设计四位加/减法器，并进行仿真调试。2．电路功能：当输入四位二进制数A3-A0和B3-B0时，通过设置控制端Sign为0和1分别能实现四位二进制数的加法和减法；输出端S3-S0为和（加法）或者差（减法），输出端Co为进位（加法）或借位（减法）信号。项目引导参考电路：项目引导项目咨询：工作任务学习目标任务一认识半导体存储器1．了解只读存储器ROM的结构、应用及分类；2．了解随机存取存储器RAM的分类及结构特点；3．理解存储器的扩展应用方法。任务二认识可编程逻辑器件1．掌握PLD的分类；2．了解PLD电路的基本结构与表示方法；3．理解LDPLD电路的分类与特点；4．了解复杂可编程逻辑器件CPLD的特点与应用；5．了解现场可编程门阵列FPGA的特点与应用。任务三用可编程逻辑器件仿真设计全加器1．掌握可编程逻辑器件的开发与设计方法步骤；2．掌握用Multisim14设计基于FPGA的全加器电路的方法步骤；3．掌握通过Multisim14软件仿真验证全加器电路功能的方法。只读存储器（ROM）属于数据非易失性器件，在外加电源消失后，数据不会丢失，能长期保存。ROM主要由地址译码器、存储矩阵、输出缓冲器三部分组成。数字系统中采