数字系统设计与VerilogHDL-9版教案 -第6章Verilog设计的层次与风格.pptx

数字系统设计与VerilogHDL-9版教案 -第6章Verilog设计的层次与风格.pptx

数字系统设计与VerilogHDL

(第9版);数字系统设计与VerilogHDL(第9版);第6章

Verilog设计的层次与风格;6.1Verilog描述的层级和方式;6.2Verilog门元件;6.2Verilog门元件;6.2.2门元件的例化;6.2.2门元件的例化;6.2.2门元件的例化;6.2.2门元件的例化;6.3门级结构描述;例6.1门元件例化实现的4选1MUX

modulemux4_1(

inputin1,in2,in3,in4,s0,s1,

outputout);

wires0_n,s1_n,w,x,y,z

文档评论(0)

1亿VIP精品文档

相关文档