数字系统设计与VerilogHDL-9版教案 -第4章 FPGACPLD器件.pptx

数字系统设计与VerilogHDL

(第9版）;数字系统设计与VerilogHDL（第9版）;第4章

Verilog设计初步;4.1VerilogHDL简史;Verilog语言的特点;4.2Verilog模块初识;Verilog程序由模块构成，每个模块的内容都嵌在module和endmodule两个关键字之间；

每个模块首先要进行端口定义，分为输入端口input和输出端口output等，然后对模块的功能进行定义；

Verilog程序书写格式自由，一行可以写几个语句，一个语句也可以分多行写；

除endmodule等少数语句外，每个语句的最后必须有分号；

可以用/*……*/