第02章逻辑门电路.pptVIP

2.4ECL逻辑门ECL或/或非门内部结构逻辑电平：高电平-0.8V低电平-1.6V第62页，共100页，星期日，2025年，2月5日2.4ECL逻辑门ECL或/或非门内部结构逻辑电平：高电平-0.8V低电平-1.6VA、B输入低电平-1.6V-1.6V-2.0V0V-0.8V-1.6V-0.8V第63页，共100页，星期日，2025年，2月5日2.4ECL逻辑门ECL或/或非门内部结构逻辑电平：高电平-0.8V低电平-1.6VA输入高平-1.6V-0.8V-1.6V-0.8V0V-0.8V-1.6V第64页，共100页，星期日，2025年，2月5日2.4ECL逻辑门用ECL门实现线或逻辑第65页，共100页，星期日，2025年，2月5日2.4ECL逻辑门例：由ECL或/或非门和异或/同或门组成的电路如下所示（使用芯片10105和10107），试写出输出的逻辑表达式。第66页，共100页，星期日，2025年，2月5日2.4ECL逻辑门例：ECL门的输出直接连接可以实现线或。试用两个ECL门(每个门有两个或/或非输出)，不增加任何门电路，在图上通过连接实现四输出函数:[2010年]第67页，共100页，星期日，2025年，2月5日2.5I2L逻辑门电路集成注入逻辑(IntegratedInjectLogic，I2L)逻辑门电路是20世纪70年代初发展起来的一种高集成密度、双极型逻辑电路，具有结构紧凑、不用电阻、工艺简单、集成密度高、低功耗和较高工作的速度等特点。第68页，共100页，星期日，2025年，2月5日电子钟创意作品2.6CMOS逻辑门场效应晶体管的特点仅有一种载流子参与导电；N沟道:载流子为电子；P沟道:载流子为空穴。输入电压控制输出电流；输入阻抗高,易集成N沟道增强型MOS管第69页，共100页，星期日，2025年，2月5日2.6CMOS逻辑门N沟道增强型MOS管的特性输出特性曲线iD=f(vDS)?vGS=constN沟道增强型MOS管截止区第70页，共100页，星期日，2025年，2月5日2.7CMOS反相器P沟道MOS场效应管P沟道MOS管的工作原理与N沟道MOS管完全相同，只不过导电的载流子不同，电压极性不同，如同双极型三极管有NPN型和PNP型一样。第71页，共100页，星期日，2025年，2月5日2.3.2TTL与非门的特性及参数输入负载特性(1)输入端与电源之间接电阻RI输入端接高电平、接电源、悬空，都相当于输入逻辑“1”。通过上拉电阻RI接电源时，RI的阻值一般在10k左右。(2)输入端与地之间接电阻RI第30页，共100页，星期日，2025年，2月5日2.3.2TTL与非门的特性及参数输入负载特性(2)输入端与电源之间接电阻RI关门电阻ROFF:保证T4截止，输出高电平时，允许RI的最大值.开门电阻RON:保证T4导通，输出低电平时，允许RI的最小值.注:门电路的输入端悬空,相当于接高电平。为避免干扰,不用输入端应接合适电平。TTL与非门输入端负载特性曲线TTL与非门输入端接电阻负载ROFF=300?,RON=2k?第31页，共100页，星期日，2025年，2月5日2.3.2TTL与非门的特性及参数扇出系数No:推动同类门的个数，通常N?8.输出低电平时：NOL=IOLmax/IiLmax输出高电平时：NOH=IOHmax/IiHmax考虑最坏的情况，扇出系数：N=min(NL,NH)TTL与非门的灌电流与拉电流负载第32页，共100页，星期日，2025年，2月5日2.3.2TTL与非门的特性及参数平均传输延迟时间tpd=0.5(tpdL+tpdH)输出信号略滞后于输入信号.典型值：纳秒级问题：假设tpd=20ns，现将三个反相器首尾相连，会出现什么现象？TTL或非门内部电路如何构成？第33页，共100页，星期日，2025年，2月5日应用举例例：某逻辑电路如下图所示，门电路参数IOHmax=-0.4mA，IOLmax=4mA，