计数译码数字钟.pptVIP

计数译码数字钟第1页，共17页，星期日，2025年，2月5日

4位二进制同步加计数器表5.18.4CD40161功能表CD40161的逻辑功能清零使能数据输入置数进位置数ET=CTTETPCO=Q3Q2Q1Q0ETCP操作状态0xxx清除10?x预置11?0保持11?1计数第2页，共17页，星期日，2025年，2月5日

CD40161的时序波形图第3页，共17页，星期日，2025年，2月5日

构成任意进制计数器的方法利用同步预置?清零利用异步清零优点：清零可靠输出没有毛刺第4页，共17页，星期日，2025年，2月5日

构成多位计数器的级联方法串行进位（异步）优点：简单；缺点：速度较慢六十进制计数器第5页，共17页，星期日，2025年，2月5日

构成多位计数器的级联方法六十进制计数器并行进位（同步）优点：速度较快；缺点：较复杂第6页，共17页，星期日，2025年，2月5日

CD4511七段显示译码器TopViewDisplay灯测试灭灯锁存与74LS48管脚基本兼容A3?A0?A1?A2?第7页，共17页，星期日，2025年，2月5日

真值表灯测试灭灯译码输出保持锁存第8页，共17页，星期日，2025年，2月5日

共阴七段显示器第9页，共17页，星期日，2025年，2月5日

译码显示电路公共限流电阻第10页，共17页，星期日，2025年，2月5日

简易数字钟的设计一、数字钟的功能要求①准确计时，以数字形式显示时、分的时间：②小时的计时要求为“12翻1’’，分钟的计时为60进位；③校正时间。第11页，共17页，星期日，2025年，2月5日

二、数字钟电路系统的组成框图第12页，共17页，星期日，2025年，2月5日

1、时、分计数器的设计分计数器是模为60的计数器，其计数规律为00-01…-58-59-00…，选CD40161作六、十进制计数器，再将它们级联组成模数为60的计数器。并行进位（同步）第13页，共17页，星期日，2025年，2月5日

时计数器有12和24进制两种方式，可任选一个。1、当数字钟运行到12时59分59秒时，分的个位计数器再输入一个时钟脉冲时，数字钟应自动显示为01时00分00秒。2、当数字钟运行到23时59分59秒时，分的个位计数器再输入一个时钟脉冲时，数字钟应自动显示为00时00分00秒2、时计数器第14页，共17页，星期日，2025年，2月5日

对校时电路的要求是，在小时校正时不影响分的正常计数；在分校正时不影响小时的正常计数。3、校时电路的设计校时是数字钟应具备的基本功能。第15页，共17页，星期日，2025年，2月5日

注意事项1．电源 （VDD=＋5V、VSS=地） 核对无误，再接入！2．输出端切忌短路、线与！3．多余输入端——不能悬空4．电路图一定要标上芯片引脚号!5．芯片管脚图第16页，共17页，星期日，2025年，2月5日

CD40161MC14161MC14011CD4011MC14511CD4511见389页芯片管脚图第17页，共17页，星期日，2025年，2月5日