嵌入式接口与应用技术.pptVIP

DRAMCE:片选R/W读写控制信号RAS行地址选通，地址高位，CAS列地址选通，地址低位；Address地址DATA数据。第30页，共63页，星期日，2025年，2月5日存储器的性能大容量、高速度、低价格是评价存储器性能的三个主要指标，也是存储体系设计的主要目标。容量：Sw＝Wlm。其中W为存储体的字长(单位为位或字节)，l为单个存储体的字数，m为并行工作的存储体个数。速度：m个存储体并行工作时，可达到的最大频率宽度为Bm＝Wm／TM。其中TM是连续起动一个存储器所必要的时间间隔，TM＞TA。Bm是连续提供数据的速率。价格：具有SM位的存储器，每位价格表示为c=C／Sm。其中C是总价格。第31页，共63页，星期日，2025年，2月5日存储体系的组成单体单字存储器单体多字存储器多体单字交叉存取存储器多体多字交叉存取存储器一般把这些能并行读出多个CPU字的单体多字和多体单字及多体多字的交叉存取系统，统称为并行主存系统。第32页，共63页，星期日，2025年，2月5日存储体系的形式(a)两级存储器层次结构(b)三级存储器层次结构第33页，共63页，星期日，2025年，2月5日总线结构Ⅰ1.总线协议:四周期握手协议第34页，共63页，星期日，2025年，2月5日总线结构Ⅱ2.总线读写第35页，共63页，星期日，2025年，2月5日总线结构Ⅲ3．总线的时序图第36页，共63页，星期日，2025年，2月5日总线结构Ⅳ4．直接内存访问（DMA）第37页，共63页，星期日，2025年，2月5日总线结构Ⅴ5．系统总线配置多总线系统第38页，共63页，星期日，2025年，2月5日ARM存储数据类型ARM处理器支持以下六种数据类型：8位有符号和无符号字节。16位有符号和无符号半字，以2字节的边界对齐。32位有符号和无符号字，以4字节的边界对齐。第39页，共63页，星期日，2025年，2月5日ARM存储格式大端存储模式小端存储模式（缺省）第40页，共63页，星期日，2025年，2月5日存储器接口Ⅰ1.存储周期的基本类型：空闲周期非顺序周期顺序周期协处理器寄存器传送周期第41页，共63页，星期日，2025年，2月5日存储器接口Ⅱ2.ARM的总线接口信号分成4类(以ARM7TDMI为例说明):时钟和时钟控制信号：MCLK、ECLK、nRESET、nWAIT。地址类信号：A[31..0]、nRW、MAS[1..0]、nOPC、nTRANS、LOCK、TBIT。存储器请求信号：nMREQ、SEQ。数据时序信号：D[31..0]、DIN[31..0]、DOUT[31..0]、ABORT、BL[3..0]。第42页，共63页，星期日，2025年，2月5日存储器接口Ⅲ3.ARM的总线接口可以实现4种不同类型的总线周期。第43页，共63页，星期日，2025年，2月5日高速缓冲存储器Ⅰ1.分类：统一CacheVS独立的数据/程序Cache写通cacheVS写回cache读操作分配cacheVS写操作分配cache第44页，共63页，星期日，2025年，2月5日高速缓冲存储器Ⅱ2.工作原理:第45页，共63页，星期日，2025年，2月5日高速缓冲存储器Ⅲ3.地址映像和变换方式:全相联地址映像和变换组相联地址映像和变换直接映像和变换第46页，共63页，星期日，2025年，2月5日高速缓冲存储器Ⅳ4.Cache的替换算法:轮转法随机替换算法第47页，共63页，星期日，2025年，2月5日存储管理单元MMUⅠ1.在ARM系统中，存储管理单元MMU主要完成工作：虚拟存储空间到物理存储空间的映射。在ARM中采用了页式虚拟存储管理。存储器访问权限的控制。设置虚拟存储空间的缓冲的特性。第48页，共63页，星期日，2025年，2月5日NEUSOFTInstituteofInformationTechnology,ChengDuDate:12.Sept.2005第1页，共63页，星期日，2025年，2月5日嵌入式系统的软