项目七三路抢答器电路的设计与装调任务7.3组合逻辑电路的分.pptxVIP

任务7.3组合逻辑电路的分析与设计智能制造学院电工电子技术课程项目组项目七三路抢答器电路的设计与装调

目录7.3.1组合逻辑电路的分析7.3.27.3.3组合逻辑电路举例CONTENTS6组合逻辑电路的设计

组合逻辑电路简介电路定义与基本组成组合逻辑电路由基本逻辑门构成，输出仅取决于当前输入组合，不具有记忆功能。特点分析无记忆、无时钟、输出仅由当前输入决定，是其主要特点。7.3.1组合逻辑电路的分析

分析步骤确定逻辑功能、列出真值表、简化逻辑表达式、绘制逻辑电路图。分析工具常用分析工具包括卡诺图、代数简化和逻辑门符号。7.3.1组合逻辑电路的分析

5[例]试分析下图所示的组合逻辑电路的功能解：(1)写出逻辑函数式。Y1=(ABC)’Y2=A(ABC)’Y3=B(ABC)’Y4=C(ABC)’Y=(Y2+Y3+Y4)’(2)化简逻辑函数。Y=(A(ABC)’+B(ABC)’+C(ABC)’)’=((A+B+C)(ABC)’)’=A’B’C’+ABC7.3.1组合逻辑电路的分析

5(4)分析电路的逻辑功能。由真值表看出：当输入A、B、C都为0或都为1时，输出Y才为1，否则输出Y为0.因此，该组合逻辑电路具有检测“输入状态是否一致”的功能，故称判一致电路。7.3.1组合逻辑电路的分析(3)列出逻辑函数真值表。

7.3.2组合逻辑电路的设计设计流程需求分析明确电路功能需求，如加法、编码等。电路图绘制与验证绘制电路图并使用仿真软件或实际电路验证设计。真值表与逻辑表达式根据需求列出真值表，推导逻辑表达式。逻辑表达式简化使用卡诺图或奎因-麦克拉斯基方法简化逻辑表达式。

4位二进制加法器设计功能定义根据加法运算规则列出真值表，推导每位和的逻辑表达式。真值表与逻辑表达式设计一个4位加法器，输入两个4位二进制数，输出4位和及进位位。输入与输出描述7.3.2组合逻辑电路的设计

简化每位和及进位位的逻辑表达式。逻辑表达式简化根据简化后的逻辑表达式绘制4位加法器的电路图。4位加法器电路图使用仿真软件验证电路功能，确保符合预期。电路验证逻辑表达式简化与电路图7.3.2组合逻辑电路的设计

1位全加器设计A、B为两个加数，Cin为来自低位的进位，sum为和，Cout为产生的进位sum=~A~BCin+~AB~Cin+A~B~Cin+ABCin;Cout=BCin+ACin+AB逻辑电路1位全加器电路封装7.3.2组合逻辑电路的设计

4位全加器设计7.3.2组合逻辑电路的设计四位数A3A2A1A0与B3B2B1B0相加，Cin,来自低位的进位，结果为S3S2S1S0,进位Cout4位全加器封装

7.3.3组合逻辑电路举例01编码器02译码器03数据选择器04比较器功能分析，设计实现，应用扩展。

7.3.3组合逻辑电路举例3-8译码器真值表使能输入输出EA2A1A0Y0Y1Y2Y3Y4Y5Y6Y70XXX00000000100010000000100101000000101000100000101100010000110000001000110100000100111000000010111100000001Y0=E~A2~A1~A0Y1=E~A2~A1A0Y2=E~A2A1~A0Y3=E~A2A1A0Y4=EA2~A1~A0Y5=EA2~A1A0Y6=EA2A1~A0Y7=EA2A1A0

7.3.3组合逻辑电路举例3-8译码器电路封装1、实现逻辑函数：Y=~A~B~C+~ABC+A~BC+ABC

2、用3-8译码器扩展成6-64译码器：7.3.3组合逻辑电路举例A5A4A3通过一块3-8译码器译出8根信号，控制后面8片3-8译码器，某一时刻，只有一片芯片有效，A2A1A0,控制自身的Y0到Y7.例如，A5A4A3=011,前面的译码器使得Y3=1，从而控制红圈中的第3译码器译码，A2A1A0=100，对应到3译码器的Y4=1,红圈中所示，对应就是Y28=1，其他为0.

4-1数据选择器7.3.3组合逻辑电路举例真值表使能输入地址输入输出EA1A0Y0XX0100D0101D1110D2111D3说明：E为使能端，高电平有效，E=0时，Y=0；E=1时，A1A0的值，使得Y接通D0，D1,D2,D3中的一路，相当于多路开关，也叫多路器。E=0,Y=0,E=1,Y=~A1~A0D0+~A1A0D1+A1~A0D2+A1A0D3

1、实现逻辑函数：Y=~A~B~C+~ABC+A