时序逻辑电路--.pptVIP

8.5时序逻辑电路仿真实例2.用555组成两种基本应用电路：单稳态触发器和方波信号发生器。8.5时序逻辑电路仿真实例8.5时序逻辑电路仿真实例8.5时序逻辑电路仿真实例本章小结（1）触发器是时序逻辑电路中最重要的基本逻辑单元。同一种类型的触发器，可以用不同的电路结构形式来实现。反之，同一种电路结构形式，可以构成具有不同功能的各种类型的触发器。例如，主从结构形式不仅可以构成RS触发器，也可以构成JK、D等类型的触发器。所以，不要把触发器的逻辑功能和结构形式混为一谈。触发器的控制信号分为三类：一是置位和复位信号，对触发器置1或置0，有同步和异步两种，前者受时钟信号控制，后者不受时钟信号控制；二是时钟脉冲信号，决定触发器何时发生状态的改变；三是输入信号，在时钟脉冲的作用下控制触发器的状态。（2）时序电路中除触发器外，常用的时序逻辑部件还有寄存器、计数器等。寄存器是存放数码的部件，它必须具有记忆功能。一个触发器可以存储一位二进制代码，用n个触发器就可以组合成能存储n位二进制代码的寄存器。计数器可用来计算脉冲的数目，进而可以用于数字控制、测量和运算。本章小结（3）时序逻辑电路按其工作方式可分为两大类。①同步时序逻辑电路。同步是指电路中所有触发器的时钟输入端在同一个时钟脉冲控制下，触发器的翻转与该时钟脉冲同步。在这类电路中，存储电路的状态变更是靠时钟脉冲同步的。只有在时钟脉冲的特定时刻（脉冲的上升沿或下降沿）才同时更新存储电路的所有状态。②异步时序逻辑电路。异步是指电路中所有触发器的时钟输入端不是在一个时钟控制下，有的触发器翻转与外加的时钟信号不同步。（4）555定时器是一种应用广泛的集成器件。以此器件为基础，外配少量的电阻、电容元件，即可组成单稳态触发器、施密特触发器和多谐振荡器等多种波形产生和整形电路。除555定时器外，目前还有556（双定时器）、558（4定时器）等产品。8.2寄存器目前，各种功能的寄存器组件很多，如TTL电路四位双向移位寄存器74LS194，该寄存器功能较强，除具有清零和保持功能外，还可左移和右移。图8.2.4是4位双向移位寄存器74194的逻辑符号，表8.2.3为其功能表。它具有左移、右移、并行输入数据、保持及清除五种功能。四位双向移位寄存器7419428.2寄存器8.3计数器计数器是数字电路和计算机中广泛应用的一种逻辑部件，是由若干触发器构成的一种时序电路，它按预定的顺序改变电路内各触发器的状态，以表征输入的脉冲个数。计数器还可用作定时、分频及节拍发生器等。计数器可按加、减计数顺序构成加法或减法计数器，也可以是既可进行加又可进行减的可逆计数器；计数器按工作方式可以分为异步和同步计数器；按进位值来分，可分为二进制、十进制和其他任意进制计数器。8.3.1计数器的功能和分类8.3计数器二进制加法计数器是指当计数脉冲依次输入时，计数器相对应的二进制数是依次增加的表中列出了4位二进制计数器的计数情况：初始时，计数器置0（Q4Q3Q2Q1＝0000）；计到15时，计数器又回到置0时的全0状态。从表8.3.1可以看到：最低位Q1是每来一个计数脉冲，Q1的状态就变化一次（由0变1或由1变0）；以后各高位触发器则是在它相邻低一位触发器的状态由1变为0（也就是有进位）时，发生状态翻转。因此可用四个JK触发器构成一个四位二进制加法计数器，如图8.3.1所示。8.3.2二进制计数器异步二进制加法计数器18.3计数器8.3计数器同步二进制加法计数器的逻辑电路如图8.3.2所示。图中JK触发器的J端和K端有多个输入，它们之间分别具有与门的逻辑功能，所以无须再外加逻辑与门。同步二进制加法计数器28.3计数器8.3.3十进制计数器异步十进制加法计数器18.3计数器8.3计数器同步十进制加法计数器2同步加法计数器和异步加法计数器的根本区别是：当计数脉冲CP输入时，所有应该翻转的触发器均应1次翻转完毕，所以计数脉冲输入端直接与各触发器的CP端相连。对于JK触发器来说，触发器在计数脉冲作用后是否翻转取决于J、K端的输入状态，其关系应符合JK触发器逻辑状态表所列的逻辑关系。依次可确定J、K端的状态。图8.3.4