计算机存储技术.pptVIP

下载本文档

0
0
约1.1万字
约 63页
2025-11-03 发布于广东
举报
版权申诉

计算机存储技术.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

3.存储器地址分配与设置设置存储器地址时，通常可按下列步骤进行：(1)根据系统实际装机存储容量，确定存储器在整个存储空间的位置。(2)选择合适的存储芯片，画出地址分配图或列出地址分配表。(3)根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定“片选”和片内单元选择的地址线，进而画出片选译码电路。(4)画出存储器与地址总线的接口连线图第29页，共63页，星期日，2025年，2月5日例：为某8位微机（地址总线为16位）设计一个12KB容量的存储器，要求EPROM区为8KB，从0000H开始，采用2716芯片；RAM区为4KB，从2000H开始，采用2114芯片。解：地址分配表如下：容量分配芯片型号地址范围容量分配芯片型号地址范围2KB27160000H-07FFH1KB21142000H-23FFH2KB27160800H-0FFFH1KB21142400H-27FFH2KB27161000H-17FFH1KB21142800H-2BFFH2KB27161800H-1FFFH1KB21142C00H-2FFFH第30页，共63页，星期日，2025年，2月5日方案一：ROM、RAM分别译码方式则ROM的地址位图如下：RAM的地址位图如下：A15A14A13A12A11A10--A000000全0-全100001全0-全100010全0-全100011全0-全1A15--A12A11A10A9--A0001000全0-全1001001全0-全1001010全0-全1001011全0-全1第31页，共63页，星期日，2025年，2月5日0000--07FF1000--17FF1800--1FFF2C00--2FFF2000--23FF2400--27FF2800--2BFF0800--0FFFEAB74LS139EABA15A14A13A12MREQA11A10第32页，共63页，星期日，2025年，2月5日方案二：二次译码方式则地址位图如下：A15A14A13A12A11A10--A000000全0-全10000-07FF00001全0-全10800-0FFF00010全0-全11000-17FF00011全0-全11800-1FFF00100全0--全12000-27FF00101全0--全12800-2FFFROMRAM第33页，共63页，星期日，2025年，2月5日五高速缓冲存储器技术为了提高程序的运行速度，在现代微机系统中，采用了高速缓冲存储器（Cache）技术。它的用途是把程序中正在使用的部分(活跃块)存放在速度快、容量小的Cache中，使CPU的访问操作大多数对Cache进行，从而大大提高CPU的访问的速度。Cache采用存取速度快的SRAM器件构成。通常分为两级：集成在CPU芯片中的Cache称为一级(L1Cache)，安装在主板上的Cache称为二级（L2Cache），容量较大