第2章逻辑门电路.pptVIP

⑵CMOS与非门工作原理：图2-33所示电路为两个输入端的CMOS与非门。当输入A、B都为高电平时，串联的NMOS管T1、T2管都导通，并联的PMOS管T3、T4都截止，因此输出为低电平；工作管负载管第30页，共70页，星期日，2025年，2月5日⑵CMOS与非门工作原理：图2-33所示电路为两个输入端的CMOS与非门。当输入A、B中有一个为低电平时，两个串联的NMOS管中必有一个截止，于是电路输出为高电平。电路的输入和输出之间是与非逻辑关系。第31页，共70页，星期日，2025年，2月5日⑶CMOS或非门图2-34所示电路为两个输入端的CMOS或非门。当输入A、B至少有一个高电平时，并联的NMOS管T1和T2中至少有一个导通，串联的PMOS管T3、T4至少有一个截止，因此输出为低电平；第32页，共70页，星期日，2025年，2月5日工作原理VDDT2(N)F图2-34CMOS或非门T1(N)T4(P)BAT3(P)第33页，共70页，星期日，2025年，2月5日工作原理当输入A、B都为低电平时，并联NMOS管T1和T2都截止，串联PMOS管T3和T4都导通，于是电路输出为高电平。电路的输入和输出之间是或非逻辑关系。VDDT2(N)F图2-34CMOS或非门T1(N)T4(P)BAT3(P)第34页，共70页，星期日，2025年，2月5日⑷CMOS三态门图2-35所示为三态输出门电路。A是输入端，E是控制端，F是输出端。图2-35CMOS三态门VDDT2(N)FT1(N)T4(P)EAT3(P)1第35页，共70页，星期日，2025年，2月5日⑷CMOS三态门当控制端E为高电平时，NMOS管T1和PMOS管T4均截止，电路输出端F呈现高阻态；当控制端E为低电平时，T1和T4管同时导通，T2和T3管构成的CMOS反相器正常工作。图2-35CMOS三态门VDDT2(N)FT1(N)T4(P)EAT3(P)1第36页，共70页，星期日，2025年，2月5日⑸CMOS传输门CMOS传输门是逻辑电路的一种基本单元电路，其功能是一种传输信号可控开关电路。第37页，共70页，星期日，2025年，2月5日电路组成CMOS传输门电路如图所示。它是利用结构上完全对称的NMOS管和PMOS管，按闭环互补形式连接而成的一种双向传输开关。VDDvI/vOvO/vITPTNCC(a)逻辑电路第38页，共70页，星期日，2025年，2月5日电路组成因为MOS管的漏极和源极在结构上完全对称，可以互换，所以传输门的输入端和输出端也可以互换。传输门的导通电阻很低，约几百欧姆，相当于开关接通，其截止电阻很高，可大于109欧姆，相当于开关断开。接近于理想开关。VDDvI/vOvO/vITPTNCC(a)逻辑电路第39页，共70页，星期日，2025年，2月5日TGvI/vOvO/vICC(b)逻辑符号图2-36传输门VDDvI/vOvO/vITPTNCC(a)逻辑电路第40页，共70页，星期日，2025年，2月5日工作条件设NMOS管TN和PMOS管TP的开启电压绝对值均为3V，输入信号电压的变化范围在0～10V之间，加在两管栅极上的控制信号的高、低电平分别为10V和0V(C=10V，=0V或C=0V，=10V)。VDDvI/vOvO/vITPTNCC(a)逻辑电路第41页，共70页，星期日，2025年，2月5日工作原理若C=0V，=10V时，TN和TP同时截止，故传输门截止，则输入和输出之间呈现高阻态，相当于开关断开；VDDvI/vOvO/vITPTNCC(a)逻辑电路第42页，共70页，星期日，2025年，2月5日工作原理输入和输出之间呈现低阻状态，相当于开关接通。若C=10V，=0V且vI在0～7V之间变化时，TN管导通；而vI在3～10V之间变化时，TP管导通；故vI在3～7V之间变化时，TN、TP管均导通。VDDvI/vOvO/vITPTNCC(a)逻辑电路第43页，共70页，星期日，2025年，2月5日结论C=1，=0时，传输门导通；而C=0，=1时，传输门截止。由此可见，CMOS传输门的导通和截止取决于控制端所加的电平。VDDvI/vOvO/vITPTNCC(a)逻辑电路第44页，共70页，星期日，2025年，2月5日模拟开关利用CMOS传