第2章微处理器硬件结构.pptVIP

LDR流水线举例该例中，用6周期执行了4条指令指令周期数(CPI)=1.5周期操作 1 2 3 4 5 6ADDSUBLDRMOVANDORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch第56页，共99页，星期日，2025年，2月5日缩短程序执行时间2.3.3流水线技术ARM的流水线设计问题：执行一段程序所需时间；：执行该段程序的指令条数；：执行每条指令的平均时钟周期数；：处理器的时钟频率。降低CPI提供时钟频率第57页，共99页，星期日，2025年，2月5日解决流水线的相关问题2.3.3流水线技术ARM的流水线设计问题1）流水线结构相关问题：资源冲突导致对数据通路访问的冲突对寄存器访问的冲突措施：分离式指令Cache和数据CacheALU中采用独立的加法器完成地址计算第58页，共99页，星期日，2025年，2月5日解决流水线的相关问题2.3.3流水线技术ARM的流水线设计问题2）流水线数据相关问题：当前指令需要之前指令执行的结果，而之前指令均在流水线中重叠执行。写后读写后写读后写措施：定向技术：将之前指令运算结果直接传递给后面需要的指令，不必写入寄存器。流水线互锁技术：通过编译器及汇编程序员修改来减少管道互锁的数量。第59页，共99页，星期日，2025年，2月5日解决流水线的相关问题2.3.3流水线技术ARM的流水线设计问题3）流水线控制相关问题：流水线遇到分支指令和其他会改变PC值的指令暂停分支指令之后的所有指令，直到分支指令确定了新的PC值为止。措施：引入延时分支：直接跟在分支指令后面的指令被执行，保证流水线处于满的状态。尽早计算分支转移成功时的PC值：通过采用一个专用加法器计算分支的目标地址。引入控制阻滞延时（分支损失）第60页，共99页，星期日，2025年，2月5日InstructionFetchShift+ALUMemoryAccessRegWriteRegReadRegDecodeFETCHDECODEEXECUTEMEMORYWRITEARM9TDMIARMorThumb

InstDecodeRegSelectRegReadShiftALURegWriteThumb?ARM

decompressARMdecodeInstructionFetchFETCHDECODEEXECUTEARM7TDMI三级流水线五级流水线2.3.3指令流水线第61页，共99页，星期日，2025年，2月5日指令取指移位+ALU寄存器写寄存器读寄存器译码FETCHDECODEEXECUTEMEMORYWRITEARM9TDMIARM或Thumb

指令解码ARM10指令地址生成移位+ALU数据Cache接口寄存器写FETCHDECODEEXECUTEMEMORYWRITE寄存器读+结果前向迁移+记分板乘法乘加协处理器数据接口分支预测指令取指ISSUE寄存器访问数据+分支地址生成ARM或Thumb

指令解码协处理器指令发出五级流水线2.3.3指令流水线六级流水线第62页，共99页，星期日，2025年，2月5日预取（Fetch）译码（Decode）执行（Execute）预取（Fetch）译码（Decode）执行（Execute）访存（Memory）写入（Write）预取（Fetch）译码（Decode）发送（Issue）预取（Fetch）预取（Fetch）执行（Execute）访存（Memory）写入（Write）译码（Decode）发送（Issue）执行（Execute）转换（Snny）访存（Memory）写入（Write）ARM7ARM9ARM10ARM11ARM的流水线技术第63页，共99页，星期日，2025年，2月5日2.3.4超标量执行超标量技术：通过重复设置多套指令执行部件，同时处理并完成多条指令，实现并行操作来达到提高处理速度的目的。控制指令1寄存器指令单元指令单元