第2章计算机的逻辑部件.ppt

2.1计算机中常用的组合逻辑电路 组合逻辑电路逻辑电路的输出完全由当前的输入决定，电路中没有存储单元。 2.1.1 三态电路2.1.2 异或门及其应用2.1.3 加法器 2.1.2 算术逻辑单元（简称ALU） 2.1.3 译码器 2.1.4 数据选择器 2.1.5 数据分配器第30页，共75页，星期日，2025年，2月5日2.1.1三态电路什么是三态门?三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路高阻态相当于隔断状态。三态门都有一个EN控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态(门,总线,......).??

第31页，共75页，星期日，2025年，2月5日举例来说：??

内存里面的一个存储单元，读写控制线处于低电位时，存储单元被打开，可以向里面写入；当处于高电位时，可以读出，但是不读不写，就要用高电阻态，既不是＋5v，也不是0v??

计算机里面用1和0表示是，非两种逻辑，但是，有时候，这是不够的。??

比如说，他不够富有，但是他也不一定穷啊，她不漂亮，但也不一定丑啊第32页，共75页，星期日，2025年，2月5日2.1.2异或门及其应用原码/反码输出电路（P13）半加器（P13）数码比较器（P13）奇偶检测电路（P14）第33页，共75页，星期日，2025年，2月5日2.1.3加法器加法器是计算机基本运算部件之一。不考虑进位输入时，两数码Xn，Yn相加称为半加器。 图(a)是其功能表。由表写出半加和Hn的表达式如下： Hn=Xn·Yn+Xn·Yn=XnYn (2.12)图(b)是它的逻辑图。半加器可用反相门及与或非门来实现，也可用异或门来实现。第34页，共75页，星期日，2025年，2月5日2.1.3加法器若考虑低位进位输入Cn-1相加，则称为全加器。图(a)是其功能表。全加和Fn和进位输出Cn的表示式分别为： Fn＝XnYnCn-1+XnYnCn-1 +XnYnCn-1+XnYnCn-1 Cn＝XnYnCn-1+XnYnCn-1 +XnYnCn-1+XnYnCn-1第35页，共75页，星期日，2025年，2月5日2.1.3加法器图(b)是其逻辑图。Fn＝XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Cn＝XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1全加器还可用两个半加器来形成。Fn是Xn、Yn相加再和Cn-1相加的结果其表达式为：Fn=XnYnCn-1第36页，共75页，星期日，2025年，2月5日2.1.3加法器将n个全加器相连可得n位加法器，但其加法时间较长。这是因为其位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。简单串行级联的4位全加器又称为行波进位加法器第37页，共75页，星期日，2025年，2月5日2.1.3加法器怎样才能提高加法器的工作速度？只有通过改变进位逐位传送的路径来解决。解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。我们称这种加法器为超前进位加法器。超前进位产生电路是根据各位进位的形成条件来实现的。只要满足下述两条件中任一个，就可形成C1：(1)X1，Y1均为“1”；(2)X1，Y1任一个为“1”，且进位C0为“1”。由此，可写得C1的表达式为：C1=X1Y1+(X1+Y1)C0第38页，共75页，星期日，2025年，2月5日2.1.3加法器只要满足下述条件中任一个即可形成C2：(1)X2，Y2均为“1”；(2)X2，Y2任一为“1”，且X1，Y1均为“1”；(3)X2，Y2任一为“1”，同时X1，Y1任一为“1”，且C0为“1”。由此可得C2表达式为：C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0同理，可有C3，C4表达式如下：C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1+(X3+Y3)(X2+Y2)(X1+Y1)C0C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1+(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C0 第39页，共75页，星期日，2025年，2月5日2.1.3加法器下面我们引入进位传递函数