第四章 组合逻辑.pptVIP

今以A3A2A1A0表示显示译码器的BCD代码，以Ya—Yg表示输出的7位二进制代码，规定用1表示数码管中线段的点亮状态，用0表示线段的熄灭状态；规定了输入为1010—1111这六个状态下显示的字形；规定：**第61页，共93页，星期日，2025年，2月5日七段译码器的真值表**第62页，共93页，星期日，2025年，2月5日7448的逻辑功能：（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI=1时，才产生0的七段显示码,如果此时输入RBI=0，则译码器的a～g输出全0，使显示器全灭；所以RBI称为灭零输入端。（3）试灯。当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯输入端。（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。因此BI称为灭灯输入端。作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO又称为灭零输出端。七段译码器的真值表七段译码器的真值表七段译码器的真值表七段译码器的真值表**第63页，共93页，星期日，2025年，2月5日5、用译码器设计组合逻辑电路例：试用3线/8线译码器实现逻辑函数：解：3线/8线译码器ABCA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7分析：3线/8线译码器高电平有效；3线/8线译码器ABCA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7≥1F**第64页，共93页，星期日，2025年，2月5日用74138译码器实现逻辑函数：解：分析：74LS138低电平有效；74LS138ABC174LS138ABC1F**第65页，共93页，星期日，2025年，2月5日1、首先将被实现的函数变成以最小项表示的与或表达式。并将被实现函数的变量接到译码器的代码输入端。用译码器实现逻辑函数的方法：2、当译码器的输出为高电平有效时，选用或门；当输出为低电平有效时，选用与非门。3、将译码器输出与逻辑函数F所具有的最小项相对应的所有输出端连接到一个或门（或者与非门）的输入端，则或门（或者与非门）的输出就是被实现的逻辑函数。**第66页，共93页，星期日，2025年，2月5日串行进位加法器由多个全加器串联完成4位串行进位加法器由4个全加器组成；最低位的进位输入端Ci-1与地相连；低位的全加器进位输出端Ci和相邻高位全加器的进位输入端Ci-1相连；缺点：每位全加器相加的结果必须等到低位产和的进位信号输入后才能产生。运行速度慢。优点：电路设计较简单**第29页，共93页，星期日，2025年，2月5日超前进位加法器电路进行二进制加法运算时，通过快速进位电路同时产生除最低位全加器外的其余所有全加器的进位信号，无需再由低位到高位逐位传递进位信号。优点：消除了串行进位加法器逐位传递进位信号的时间，提高了加法器的运算速度。**第30页，共93页，星期日，2025年，2月5日超前进位信号产生的原理明确一点：加到第i位的进位输入信号是这两个加数第i位以前各位状态的函数，即第i位的输入信号（CI）i一定能由Ai-1，Ai-2…A0和Bi-1，Bi-2…B0唯一的确定。输入输出AiBiCiSiCO0000111100110011010101010110100100010111**第31页，共93页，星期日，2025年，2月5日分析全加器的真值表找产生进位输出两种信号情况：AB=1（CO）=1A+B=1且（CI）=1（CO）=1第i位相加产生的进位输出（CO）i=AiBi+(Ai+Bi)(CI)i定义：AiBi=Gi、(Ai+Bi)=Pi（CO）i=Gi+Pi(CI)i展开（Co）i=Gi+Pi[Gi-1+Pi-1(CI)I-1]=Gi+PiGi-1+PiPi-1Gi-2+…+PiPi-1…G0+PiPi-1…P0C0]**第32页，共93页，星期日，20