电子设计自动化第7章-常用数字电路设计.ppt

电子设计自动化第7章-常用数字电路设计.ppt

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

第7章常用数字电路设计

7.1组合逻辑电路

7.2时序逻辑电路设计

7.3常用时序逻辑电路的设计

7.4实训

第7章常用数字电路设计

7.1组合逻辑电路

对于组合逻辑电路,电路任何时刻的输出信号仅取决于

当时的输入信号,其输出的值由输入决定。在设计组合逻辑

电路时,在进程中要包括所有的输入信号,以确保每一个信

号的变化都要启动进程。常用的组合逻辑电路有编码器、译

码器、比较器、三态门、加法器等。

文档评论(0)

152****9448 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档