集成电路设计验证与测试方法考核试卷.docxVIP

集成电路设计验证与测试方法考核试卷

考生信息

姓名：______学号/工号：______考核时间：90分钟满分：100分

一、单项选择题（每题2分，共15题，共30分）

下列不属于集成电路设计验证核心目标的是（）

A.验证设计是否符合规格书要求B.发现设计中的功能缺陷

C.优化芯片制造成本D.确保设计时序满足要求

答案：C

解析：设计验证聚焦功能、时序、功耗等设计层面的正确性验证，优化制造成本是后端设计与量产阶段的目标，与验证核心目标无关。

在UVM验证方法学中，负责生成激励并监测DUT（待测设计）输出的组件是（）

A.uvm_envB.uvm_agentC.uvm_driverD.uvm_monitor

答案：B

解析：uvm_agent包含driver（生成激励）和monitor（监测输出），是连接验证环境与DUT的核心组件；uvm_env是验证环境容器，uvm_driver仅负责激励生成，uvm_monitor仅负责数据监测。

集成电路静态时序分析（STA）的主要作用是（）

A.验证芯片在不同工艺角下的功能正确性B.检查芯片时序路径是否满足setup/hold约束

C.模拟芯片在实际工作场景下的功耗表现D.检测芯片的物理设计缺陷（如天线效应）

答案：B

解析：STA通过分析所有时序路径，验证setup时间（数据在时钟沿前稳定的时间）和hold时间（数据在时钟沿后保持稳定的时间）是否满足约束，无需进行动态仿真；功能验证需动态仿真，功耗分析需功耗仿真工具，物理缺陷检测需DRC/LVS检查。

下列属于集成电路量产测试中“结构测试”范畴的是（）

A.功能测试B.扫描测试（ScanTest）C.性能测试D.功耗测试

答案：B

解析：结构测试基于芯片内部结构设计测试向量，无需依赖功能规格，扫描测试通过将触发器连成扫描链实现对内部节点的访问，属于典型结构测试；功能、性能、功耗测试均需基于芯片功能场景，属于功能测试范畴。

在验证覆盖率分析中，“分支覆盖率”主要衡量的是（）

A.设计中所有信号的取值是否都被覆盖B.设计中所有条件判断语句的分支是否都被执行

C.设计中所有状态机的状态转移是否都被覆盖D.设计中所有函数/任务是否都被调用

答案：B

解析：分支覆盖率（BranchCoverage）针对if-else、case等条件判断语句，确保每个分支（如if为真、if为假）都被执行；信号覆盖率衡量信号取值，状态覆盖率衡量状态机转移，语句覆盖率衡量函数/任务调用。

集成电路测试中，“边界扫描测试（JTAG）”的核心作用是（）

A.测试芯片与外部电路的连接（如引脚焊接）B.验证芯片的高频性能

C.检测芯片内部的功耗泄漏D.优化芯片的时序路径

答案：A

解析：JTAG（IEEE1149.1）通过在芯片引脚间插入边界扫描单元，可测试芯片引脚与PCB板的连接是否正常（如开路、短路），无需拆解电路；高频性能测试需专用仪器，功耗检测需功耗测试工具，时序优化是前端/后端设计阶段的工作。

下列验证方法中，属于“动态验证”的是（）

A.静态时序分析（STA）B.形式验证（FormalVerification）

C.仿真验证（Simulation）D.等价性检查（EquivalenceChecking）

答案：C

解析：动态验证需通过施加激励、运行仿真来观察DUT输出，仿真验证是典型动态验证方法；STA、形式验证、等价性检查均无需运行仿真，属于静态验证范畴。

在UVM验证环境中，“uvm_sequence”的主要功能是（）

A.定义验证环境的拓扑结构B.生成具有特定时序和协议的激励序列

C.监测DUT输出并与预期结果对比D.收集验证覆盖率数据

答案：B

解析：uvm_sequence用于生成符合协议规范的激励序列（如AHB总线的读写序列），通过sequencer发送给driver；环境拓扑由uvm_env定义，结果对比由uvm_scoreboard完成，覆盖率收集由uvm_coverage完成。

集成电路量产测试中，“良率”的计算公式是（）

A.（测试通过的芯片数量/总测试芯片数量）×100%B.（测试失败的芯片数量/总测试芯片数量）×100%

C.（芯片制造成本/芯片销售价格）×100%D.（芯片性能指标/设计目标指标）×100%

答案：A

解析：良率是量产阶段的核心指标，反映测试通过芯片占比；失败率是失