Verilog试题A答案_原创精品文档.docxVIP

Verilog试题A答案

姓名：__________考号：__________

一、单选题(共10题)

1.Verilog中，哪一种数据类型用于表示二进制数？()

A.reg

B.wire

C.integer

D.real

2.以下哪个不是Verilog的时序逻辑语句？()

A.always@(posedgeclk)

B.always@(negedgerst_n)

C.initial

D.process

3.在Verilog中，如何定义一个4位的二进制计数器？()

A.reg[3:0]counter;

B.wire[3:0]counter;

C.integercounter[3:0];

D.realcounter[3:0];

4.以下哪个是Verilog中的非阻塞赋值语句？()

A.assign

B.=

C.=

D.assign#2

5.在Verilog中，如何定义一个4位的二进制加法器？()

A.moduleadder(input[3:0]a,input[3:0]b,output[4:0]sum);

B.moduleadder(input[3:0]a,input[3:0]b,output[4:0]sum);

C.moduleadder(input[3:0]a,input[3:0]b,output[4:0]sum);

D.moduleadder(input[3:0]a,input[3:0]b,output[4:0]sum);

6.在Verilog中，以下哪个是组合逻辑语句？()

A.always@(posedgeclk)

B.always@(negedgerst_n)

C.initial

D.always@(*)

7.在Verilog中，如何将一个模块实例化到另一个模块中？()

A.include

B.instance

C.instanceof

D.instance_module

8.在Verilog中，以下哪个是Verilog的模块定义关键字？()

A.module

B.endmodule

C.end

D.endif

9.在Verilog中，以下哪个是Verilog的实例化关键字？()

A.instance

B.endmodule

C.end

D.endif

10.在Verilog中，以下哪个是Verilog的模块结束关键字？()

A.module

B.endmodule

C.end

D.endif

11.在Verilog中，以下哪个是Verilog的输入输出关键字？()

A.input

B.output

C.reg

D.wire

二、多选题(共5题)

12.以下哪些是Verilog中的基本数据类型？()

A.reg

B.wire

C.integer

D.real

E.time

F.logic

13.在Verilog中，以下哪些语句用于描述时序逻辑？()

A.always@(posedgeclk)

B.always@(negedgerst_n)

C.initial

D.always@(*)

E.always@(changea)

14.在Verilog模块中，以下哪些是端口类型？()

A.input

B.output

C.inout

D.reg

E.wire

15.以下哪些是Verilog中用于初始化的语句？()

A.initial

B.always@(posedgeclk)

C.always@(negedgerst_n)

D.assign

E.forkjoin

16.在Verilog中，以下哪些是用于定义模块的关键字？()

A.module

B.endmodule

C.reg

D.always

E.initial

三、填空题(共5题)

17.在Verilog中，用于表示时序逻辑的关键字是______。

18.在Verilog中，用于表示组合逻辑的关键字是______。

19.在Verilog中，用于定义模块的起始关键字是______。

20.在Verilog中，用于结束模块的关键字是______。

21.在Verilog中，用于表示输入端口的关键字是______。

四、判断题(共5题)

22.在Verilog中，reg类型变量可以同时作为输入和输出。()

A.正确B.错误

23