(完整版)Verilog教程(第三版)夏闻宇第三部分练习题答案.docxVIP

(完整版)Verilog教程(第三版)夏闻宇第三部分练习题答案

姓名：__________考号：__________

题号

一

二

三

四

五

总分

评分

一、单选题(共10题)

1.Verilog中，哪个关键字用于声明一个输入端口？()

A.input

B.output

C.reg

D.wire

2.在Verilog中，如何声明一个4位的无符号数？()

A.unsigned[3:0]var;

B.unsignedvar[3:0];

C.varunsigned[3:0];

D.var[3:0]unsigned;

3.Verilog中的always块通常用于什么目的？()

A.实现组合逻辑

B.实现时序逻辑

C.实现存储器

D.实现算术运算

4.以下哪个不是Verilog中的时钟边沿触发方式？()

A.posedge

B.negedge

C.posedgeornegedge

D.bothedge

5.在Verilog中，如何将一个reg类型的变量初始化为0？()

A.regvar=0;

B.regvar=0b0;

C.regvar=00;

D.regvar=0;

6.以下哪个不是Verilog中的模块实例化方式？()

A.instance1instance1();

B.instance1instance1(.port1(value1),.port2(value2));

C.instance1instance1:instance1;

D.instance1instance1port1(value1),port2(value2);

7.在Verilog中，如何声明一个1位的寄存器？()

A.reg[0:0]var;

B.regvar[0:0];

C.regvar[0:0];

D.regvar:0;

8.Verilog中的initial块通常用于什么目的？()

A.实现组合逻辑

B.实现时序逻辑

C.初始化或初始化过程

D.实现算术运算

9.在Verilog中，如何将一个寄存器赋值为另一个寄存器的值？()

A.regvar1=var2;

B.var1=var2;

C.regvar1(var2);

D.var1:=var2;

10.以下哪个不是Verilog中的逻辑运算符？()

A.

B.|

C.^

D.%

11.在Verilog中，如何声明一个2位的信号？()

A.signal[1:0]var;

B.signalvar[1:0];

C.signalvar[1:0];

D.signalvar:1;

二、多选题(共5题)

12.以下哪些是Verilog中常用的逻辑运算符？()

A.

B.|

C.^

D.~

E.%

13.在Verilog中，always块可以用于实现以下哪些逻辑？()

A.组合逻辑

B.时序逻辑

C.存储逻辑

D.输入逻辑

E.输出逻辑

14.以下哪些是Verilog中用于实例化模块的方式？()

A.instance1instance1();

B.instance1instance1(.port1(value1),.port2(value2));

C.instance1instance1:instance1;

D.instance1instance1port1(value1),port2(value2);

15.以下哪些是Verilog中用于定义数据类型的关键字？()

A.integer

B.real

C.reg

D.wire

E.output

16.在Verilog中，以下哪些是有效的时序控制方式？()

A.always@(posedgeclk)

B.always@(negedgeclk)

C.always@(changeclk)

D.always@(var1)

E.initial

三、填空题(共5题)

17.在Verilog中，用于声明时序逻辑的关键字是________。

18.Verilog中，用于声明组合逻辑的关键字是________。

19.在Verilog中，用于声明输入端口的关键字是________。

20.在Verilog中，用于声明输出端口的关键字是________。

21.在Verilog中，用于声明寄存器变量的关键字是________。

四、判断题(共5题)

22.在Verilog中，initial块在仿真开始时只