数字电子技术基础试题及答案.docxVIP

数字电子技术基础试题及答案

数字电子技术基础试题

一、选择题（每题3分，共30分）

以下逻辑代数运算规则中，错误的是（）

A.A+0=AB.A?1=AC.A+A=2AD.A?A=A

与非门的逻辑功能是（）

A.全1出0，有0出1B.全0出1，有1出0C.全1出1，有0出0D.全0出0，有1出1

触发器具有的核心特性是（）

A.单向导电性B.放大作用C.记忆功能D.整流作用

下列哪种门电路属于CMOS门电路（）

A.74LS00B.CD4011C.74HC00D.74LS138

十进制数25对应的8421BCD码是（）

A.11001B.C.100101D.010101

时序逻辑电路与组合逻辑电路的本质区别是（）

A.时序电路包含触发器B.时序电路有反馈环节C.时序电路依赖时钟信号D.时序电路输出与历史状态有关

要实现3线-8线译码器，至少需要（）个与非门

A.3B.8C.10D.16

单稳态触发器的主要用途是（）

A.产生方波B.信号整形C.存储数据D.电平转换

下列哪种触发器存在空翻现象（）

A.主从JK触发器B.边沿D触发器C.同步RS触发器D.维持阻塞D触发器

555定时器构成的多谐振荡器，输出脉冲的占空比取决于（）

A.电源电压B.外接电阻和电容C.输入信号D.输出负载

二、填空题（每空2分，共20分）

逻辑代数中，三种基本逻辑运算分别是______、和。

半导体二极管的______特性是构成数字电路的基础。

触发器按逻辑功能可分为RS触发器、______、______和T触发器等。

组合逻辑电路的分析步骤是：写出逻辑表达式→→列出真值表→。

移位寄存器按移位方向可分为______移位寄存器和双向移位寄存器。

三、分析题（共30分）

分析下图所示组合逻辑电路，写出逻辑表达式、化简表达式，列出真值表并说明逻辑功能。（15分）

（注：电路由两个与非门和一个或非门组成，输入为A、B，输出为Y。输入A、B分别接入第一个与非门的两个输入端，同时A、B分别接入第二个与非门的两个输入端，两个与非门的输出接入或非门的两个输入端，或非门输出为Y）

已知主从JK触发器的时钟脉冲CP、输入J、K及置位端SD、复位端RD的波形如下图所示，忽略传输延迟，画出输出Q的波形（设初始状态Q=0）。（15分）

（注：SD为高电平有效，RD为低电平有效；CP为下降沿触发）

四、设计题（20分）

设计一个1位二进制全加器，要求：

（1）列出真值表（输入为被加数A、加数B、低位进位Ci，输出为和数S、高位进位Co）；

（2）写出S和Co的逻辑表达式并化简；

（3）用与非门实现该电路（画出逻辑电路图）。

数字电子技术基础试题答案

一、选择题（每题3分，共30分）

C（解析：逻辑代数中A+A=A，不存在2A的表述，因逻辑变量仅取0和1）

A（解析：与非门是先与后非，输入全1时与运算结果为1，非运算后为0；输入有0时与运算结果为0，非运算后为1）

C（解析：触发器是时序电路的基本单元，核心特性是能存储1位二进制信息，即记忆功能）

B（解析：CD40系列为CMOS门电路，74LS系列为TTL门电路，74HC系列为高速CMOS兼容TTL）

B（解析：8421BCD码是4位二进制数表示1位十进制数，2对应0010，5对应0101，故25对应

D（解析：组合逻辑电路输出仅与当前输入有关，时序逻辑电路输出与当前输入和历史状态都有关）

B（解析：3线-8线译码器有8个输出端，每个输出对应一个最小项，需8个与非门实现）

B（解析：单稳态触发器输出一个固定宽度的脉冲，可用于信号整形、定时、延时等）

C（解析：同步RS触发器在CP=1期间，输入信号变化会导致输出多次翻转，即空翻；主从、边沿触发器可避免空翻）

B（解析：555多谐振荡器的占空比D=(R1+R2)/(R1+2R2)，取决于外接电阻R1、R2和电容C）

二、填空题（每空2分，共20分）

与运算（逻辑与）、或运算（逻辑或）、非运算（逻辑非）

单向导电

JK触发器、D触发器

化简逻辑表达式、分析逻辑功能

单向（左移或右移）