VerilogHDL复习题与答案.docxVIP

VerilogHDL复习题与答案

姓名：__________考号：__________

题号

一

二

三

四

五

总分

评分

一、单选题(共10题)

1.Verilog中，哪种数据类型表示32位整数？()

A.reg

B.wire

C.integer

D.real

2.以下哪个语句是Verilog中的阻塞赋值语句？()

A.always@(posedgeclk)assigna=b+c;

B.always@(posedgeclk)a=b+c;

C.always@(posedgeclk)a=b+c;

D.always@(posedgeclk)a+=b+c;

3.在Verilog中，如何声明一个名为`mySignal`的4位信号？()

A.signalmySignal[3:0];

B.regmySignal[3:0];

C.wiremySignal[3:0];

D.integermySignal[3:0];

4.以下哪个模块是Verilog中的组合逻辑模块？()

A.always@(posedgeclk)begin

B.always@(posedgeclk)begin

C.always@(posedgeclk)begin

D.always@(posedgeclk)begin

5.在Verilog中，如何初始化一个`reg`类型的数组？()

A.reg[3:0]myArray=4b1111;

B.reg[3:0]myArray=4b0000;

C.wire[3:0]myArray=4b1111;

D.integer[3:0]myArray=4b1111;

6.以下哪个是Verilog中的非阻塞赋值语句？()

A.assigna=b+c;

B.always@(posedgeclk)a=b+c;

C.always@(posedgeclk)a=b+c;

D.always@(posedgeclk)a+=b+c;

7.在Verilog中，`always`块可以包含哪些关键字？()

A.always@(posedgeclk)

B.always@(negedgeclk)

C.always@(changeclk)

D.alloftheabove

8.以下哪个是Verilog中的时钟边沿触发信号？()

A.@(posedgeclk)

B.@(negedgeclk)

C.@(changeclk)

D.@(edgeclk)

9.在Verilog中，如何声明一个名为`mySignal`的单个位信号？()

A.signalmySignal[0];

B.regmySignal[0];

C.wiremySignal[0];

D.integermySignal[0];

10.以下哪个是Verilog中的时钟信号？()

A.clk

B.reset

C.data

D.alloftheabove

二、多选题(共5题)

11.以下哪些是Verilog中的时序语句？()

A.always@(posedgeclk)

B.always@(negedgeclk)

C.always@(changeclk)

D.initial

E.always@(event)

12.以下哪些是Verilog中的数据类型？()

A.reg

B.wire

C.integer

D.real

E.time

13.在Verilog中，以下哪些操作符用于比较两个值？()

A.==

B.!==

C.=

D.=

E.

14.以下哪些是Verilog中的逻辑运算符？()

A.

B.|

C.^

D.~

E.

15.在Verilog中，以下哪些是有效的信号赋值方式？()

A.a=b+c;

B.assigna=b+c;

C.always@(posedgeclk)a=b+c;

D.always@(posedgeclk)a=b+c;

三、填空题(共5题)

16.在Verilog中，`reg`类型的数据可以用来声明______。

17.在Verilog的`always`块中，`posedgeclk`表示______。

18.Verilog中的`wire`类型通常用于表示______。

19.在V