网络与PCI时钟源ICS650-36技术.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

ICS650‑36

网络与PCI时钟源

描述特性

ICS650‑36是一款低成本频率发生器,专为支持网络和•采用16引脚TSSOP封装

PCI应用而设计。该器件采用模拟/数字锁相环•可替代多个晶体和振荡器

•输入晶体或时钟频率为25MHz

(PLL)技术,使用基频模式、价格低廉的

•固定参考输出频率为25MHz

25MHz晶体输入,生成四个输出时钟,支持

•可选输出频率:33333、50、663、33666、100、125...兆

LAN、PCI和100MSDRAM功能。

•占空比为40/60

该器件还具有断电功能,当PDTS引脚被拉低时,该•工作电压为3.3伏

功能将使时钟输出进入三态并关闭PLL。•采用先进的低功耗CMOS工艺

功能框图

VDD

3

3选择/

S2:0控制PLL1CLK1

电路

PLL2CLK2

PLL3CLK3

X1/ICLKCrystal

25MHzOscillator/

REF

crystalClock

输入X2Buffer

3

外部电容

可能是必需的。GNDPDTS(所有输出和锁相环)

MDS650‑36B1

文档评论(0)

guchengyong + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档