8. 3逻辑代数(课件）-高二《汽车电工电子基础》同步教学（北京理工大学出版社）.pptxVIP

任务8.3逻辑代数逻辑代数又称布尔代数，它是分析和设计数字电路的基本数学工具。逻辑代数与普通代数一样，也是用字母表示变量。但是变量的取值只有“1”和“0”两个值。这时的1和0已不再表示具体的数量大小，而只是表示两种不同的逻辑状态:“开”与“关”、“是”与“非”、“高”与“低”等。活动8.3.1逻辑代数运算法则在数字系统中，逻辑电路种类繁多，功能各异，但是它们的逻辑关系只进行逻辑乘(与)、逻辑加(或)和求反(非)三种基本运算。逻辑代数的运算法则及定律见表8一4。下一页返回

任务8.3逻辑代数活动8.3.2逻辑代数的基本定律1.基本运算规则2.基本代数规律交换律结合律分配律3.吸收规则上一页下一页返回

任务8.3逻辑代数(1)原变量的吸收(2)反变量的吸收(3)混合变量的吸收4.反演定理上一页返回

任务8.4集成门电路活动8.4.1TTL集成门电路TTL集成与非门电路在实际中应用非常广泛。电路输入输出之间逻辑关系如表8-5所示，逻辑电路图如图8-21所示。1.电路组成如图8-22所示，TTL集成与非门由输入级、中间级和输出级三部分组成。(1)输入级输入级由多发射极管V1和电阻R1组成。其作用是对输入变量A,B,C实现逻辑与，它相当于一个与门。从逻辑功能上看，图8-23(a)所示的多发射极晶体管可以等效为图8-23(b)所示的形式。下一页返回

任务8.4集成门电路(2)中间级中间级由V2,R2和R3组成。V2的集电极和发射极输出两个相位相反的信号，作为V3和V5的驱动信号。(3)输出级输出级由V3,V4,V5和R4,R5组成，这种电路形式称为推拉式电路。2.工作原理(1)输入全部为高电平当输入A,B,C均为高电平，即UIH=3.6V时，V1的基极电位足以使V1的集电结和V2,V5的发射结导通。而V2的集电极压降可以使V3导通，但它不能使V4导通。上一页下一页返回

任务8.4集成门电路V5由V2提供足够的基极电流而处于饱和状态。因此输出为低电平:(2)输入至少有一个为低电平当输入至少有一个(A端)为低电平，即UIL=0.3V时，V1与A端连接的发射结正向导通，从图8-22(a)中可知，V1集电极电位队1使V2,V5均截止，而V2的集电极电压足以使V3,V4导通。因此输出为高电平:上一页下一页返回

任务8.4集成门电路总结:当输入全为高电平时，输出为低电平，这时V5饱和，电路处于开门状态;当输入端至少有一个为低电平时，输出为高电平，这时V5截止，电路处于关门状态。即输入全为1时，输出为0;输入有0时，输出为1。由此可见，电路的输出与输入之间满足与非逻辑关系，即活动8.4.2CMOS集成门电路MOS集成逻辑门是采用MOS管作为开关元件的数字集成电路。1.与非门图8-24是一个二输入的CMOS与非门电路。上一页下一页返回

任务8.4集成门电路当A,B两个输入端均为高电平时，V1,V2导通，V3,V4截止，输出为低电平。当A,B两个输入端中只要有一个为低电平时，V1,V2中必有一个截止，V3,V4中必有一个导通，输出为高电平。电路的逻辑关系为:2.或非门CMOS或非门电路如图8-25所示。当A,B两个输入端均为低电平时，V1,V2截止，V3,V4导通，输出Y为高电平;当A,B两个输入中有一个为高电平时，V1,V2中必有一个导通，V3,V4中必有一个截止，输出为低电平。电路的逻辑关系为上一页下一页返回

任务8.4集成门电路3.CMOS传输门传输门是数字电路用来传输信号的一种基本单元电路。其电路和符号如图8一26所示。当控制信号时，输入信号U1接近于UDD，则，故V1截止，V2导通;如输入信号U1接近0，则V1导通，V2截止;如果U1接近UDD/2，则V1,V2同时导通。所以，传输门相当于接通的开关，通过不同的管子连续向输出端传送信号。反之，当时，只要认在0~UDD之间，则V1,V2都截止，传输门相当于断开的开关。因为MOS管的结构是对称的，源极和漏极可以互换使用，所以CMOS传输门具有双向性，又称双向开关，用TG表示。上一页返回