CPLDFP编程与配置实现.pdfVIP

CPLD和FPGA编程与配置的实现①

健鹰

(大学GPS工程技术430079)

:介绍了CPLD和FPGA的编程和配置方式,并结合具体的器件给出了若干实例。

:CPLDFPGA编程和配置

号:TP311

ImplementationoftheProgrammingandConfiguringofCPLDandFPGA

ZhouWeiHeJianyingNieJugeng

(GPSEngineeringResearchCenter,WuhanUniversity,Wuhan430079)

:ThispaperintroducestheprogrammingandconfiguringofCPLDandFPGA,combinedwiththeconcretedevices,provides

severalspecialinstances.

Keywords:CPLD,FPGA,ProgrammingandConfiguring

Classnumber:TP311

在大规模可编程逻辑器件出现以前,人们在设

计数字系统时,把器件焊接在电路板上是设计的最1ByteBlaster并行方式

后一步。当设计存在问题并得到解决,设计者在实际应用中,Altera公司的器件一般采用

往往不重新设计印制电路板。这样设计周期ByteBlaster并行方式,因为这种方式既方

就被无谓地延长了,设计效率也很低。CPLD和便,速度又快。Altera的ByteBlaster并行电缆

FPGA的出现改变了这一切。现在,人们在逻辑设的一端为25芯接口,可以与计算机上的25芯并口

计时可以在未设计具体电路时,就把CPLD或者相连,另一端为10芯接口,与含有目标器件的电路

FPGA焊接在印制电路板上,然后在设计调试时可板相连。它支持两种数据模式()

:1串行

以一次又一次随心所欲地改变整个电路的硬件逻同步(PS)方式,这种方式可对ACEX1K,FLEX10K,

辑关系,而不必改变电路板的结构。这一切有赖于()

FLEX6000和FLEX8000等器件进行配置;2JTAG

CPLD和FPGA的在系统或重新配置功能。根方式,JTAG方式具有电路边界扫描测试功能。在

据器件的不同结构,我们把基于电可擦除单元这种方式下,可对FLEX10K系列器件进行配置以

的EEPROM或Flash技术的CPLD的在系统称及对MAX9000,MAX7000S和MAX7000A等系列器

为编程(Program),而把基于SRAM查找表结构的件进行编程。时再结合Altera的仿

FPGA的在系统称为配置(Configure)。下面以真软件Max+plusII或者Quartus就可以进行编程

Altera公司的MAX7000AE系列CPLD和FLEX10K与配置。

系列FPG