基于FIFO串口发送机设计与实现.pdfVIP

基于的串口发送机设计

该实验主要实现一个串口发送器功能，该发送器的数据是从FIFO中的。

也就是说，只要FIFO中有数据，串口发送器就会启动，将数据发送出去。

如图5.60所示，该串口发送器由三个模块组成。datagene模块每1s产生

16个字节递增的数据，这些数据将会写入fifo232中例化的一个256字节大小

的FIFO中。一旦检测到FIFO中有数据，uart_ctrl模块就会将FIFO中的数据

读出并通过串口发送出去。大家可以用串口线连接SF-EP1C板和PC机，通过串

口调试助手查看收到的数据是否是一组不停递增的数据。

图5.60串口发送器RTL视图

该实验各个管脚的接口定义如表5.23所示。

表5.23串口发送机接口定义

信号名称方向描述

clkinput时钟信号，25MHz

rst_ninput复位信号，低电平有效

rs232_txoutput74HC595的并行时钟输入，上升沿将当前

串行输入数据并行输出

fifo232是对FIFO的例化，FIFO的配置方式和RAM等基本相同，只要在选

择IPcore时如图5.61进行选择即可。

图5.61选择配置FIFO

具体的配置过程这里只简单的做一点介绍。大家也可以直接双击工程窗口的

fifo232查看详细配置方法。进入FIFO的配置页面后，ParameterSettings里

的“Width,Clks,Synchronization”如图5.62所示。该页面的配置说明如下：

⚫“HowwideshouldtheFIFObe?”后的下拉框里选择FIFO的位宽。

⚫“HowdeepshouldtheFIFObe?”后的下拉框中选择FIFO的深度。

图5.62FIFO的配置

串口发送模块是移植了之前的串口自收发通信实验的部分代码，大家了

前面的串口自收发实验后这个模块就容易理解了。该实验重点把握数据流是如何

在各个控制信号的控制下进行传输。

欢迎加入EDNFPGA/CPLD助学小组

BJ-EPM240CPLD学习板

SF-EP1CFPGA开发板

北航社将于2010年3月份前后《深入浅出玩转FPGA》一书，欢迎各位

网友到时，作为本和学习板/开发板的参考

2009.11