基于STM32的嵌入式系统原理与设计 教师教案.docVIP

教师教案

(201—201学年第学期)

课程名称：基于STM32的嵌入式系统原理与设计

授课学时：48学时

授课班级：

任课教师：

教师职称：

教师所在学院：

机械工业出版社

课程名称

基于STM32的嵌入式系统原理与设计

授课专业

全校

班级

课程代码

修课人数

课程类别

基础通识类()；核心通识类()；交叉通识类()；学科通识类（）

学科基础课（）；学科拓展课（）；专业核心课（√）；个性化课程()

理论课(√)；实践课(√)

授课方式

课堂讲授为主（√）；实验为主（）；

自学为主（）；专题讨论为主（）；

其他：

是否采用

多媒体授课

是

考核方式及成绩构成

考试(√)考查()

成绩构成及比例：平时20%考试60%课程设计20%

是否采用

双语教学

否

学时分配

讲授24学时；实验24学时；上机学时；习题学时；课程设计学时

教材

名称

作者

出版社及出版时间

《基于STM32的嵌入式系统原理与设计》

卢有亮

机械工业出版社2013

参考书目

《嵌入式实时操作系统μC\OS原理与实践(第2版)》

卢有亮著

\o电子工业出版社电子工业出版社2014

授课时间

201－201（2）第1周至第16周

第一章STM32基本原理（学时12）

本章的第一部分是STM32的性能和结构，然后是对CortexM3处理器的分析，之后是地址映射、引脚功能描述、电源连接、复位和时钟控制RCC、输入输出端口GPIO、ADC和DAC、中断、DMA、定时器、同步串行通信SPI和I2C、同步异步串行通信USART，最后是灵活的存储器控制FSMC。

按知识点内容划分：

0101：STM32性能和结构

性能介绍，从速度、容量等角度。

结构说明：

ICODE总线是将Corte-M3内核与的存放指令的闪存之间的总线。取指令在此总线上完成。

DCODE总线将Cortex?-M3内核的DCode总线与闪存存储器的数据接口相连接。

使用ICODE和DCODE两条总线访问程序存储器（闪存），前者用于取指，后者用于查表等操作，它们按最佳执行速度进行优化。

系统总线用于访问内存和外设，覆盖的区域包括数据存储器SRAM，片上外设，片外数据存储器，片外扩展设备。

以及系统级存储区的部分空间。

DMA总线将DMA的AHB主控接口与总线矩阵相联，总线矩阵协调着CPU的DCode和DMA到SRAM、闪存和外设的访问

(1)Cortex-M3CPU所在之处,是司令部,是大脑。

(2)总线矩阵,所谓矩阵就是矩阵开关,就如同电话接线员,根据请求进行接线。其核心功能是进行总线之间的连接。总线矩阵协调内核系统总线和DMA主控总线之间的访问仲裁。

(3)闪存FLASH通过FLASH端口连接CPU。FLASH端口有两条路到CPU,一条是传送指令的ICode总线,这样,FLASH中的指令直接通过ICode总线送到CPU进行处理。另外一条是将FLASH的数据线通过总线矩阵接数据总线DCode连接到CPU。

(4)静态存储器(SRAM)通过总线矩阵连接CPU。SRAM是数据存放的地方,堆栈等也在这里,所以其速度和容量是关键的因素。通常直接在FLASH中执行代码,毕竟SRAM容量有限,价格昂贵。但是也可以选择将程序从FLASH转移到SRAM来执行。

(5)复位和时钟控制(RCC),它是高速设备,连接在高速的AHB总线上。RCC是一整套的时钟管理设备,通过对与之相关的寄存器的配置,可以设置RCC的工作模式,例如选择内部还是外部的时钟,选择高速还是低速的时钟,时钟分频或倍频的比率等。

(6)低速APB1外设,通过APB1总线接APB桥2,然后通过AHB系统总线接矩阵开关,最后连接到CPU。低速外设的速度上限是36Mbit/s。串口、SPI、I2C及大部分的定时器都在其中。

(7)APB2外设,也是APB外设,通过APB2总线接APB桥1,然后通过高速AHB系统总线接矩阵开关,最后连接到CPU。APB2外设的速度上限是72Mbit/s。GPIO口、ADC、定时1和定时器8在其中。

(8)可变静态存储控制器(FSMC)。FSMC具有软骨功,柔韧性非常强。FSMC支持不同的静态存储器,具有多种存储器操作方法,并支持代码从FSMC扩展的存储器直接运行。通过对与FSMC相关的特殊功能寄存器的设置,FSMC能够根据不同的外部存储器,发出相应的数据、地址、控制信号来匹配外部存储器,从而使得STM32能够应用各种不同类型、不同速度的外部静态存储器。由于FSMC的这种特性,可以降低系统设计的复杂性。通过FSMC可以以总线的方