32位算术逻辑单元设计——2002年秋季学期项目第一阶段.pdfVIP

UNIVERSITYOFCALIFORNIACollegeof

EngineeringDepartmentofElectricalEngineeringand

ComputerSciences最后修改于。

BorivojeNikolic2002年秋季学期项目第一阶段EECS141第一阶段，截止日期为2002年11月

12日星期二下午5点。

1.设计32位算术逻辑单元–背景

算术逻辑单元是任何微处理器的。本学期，设计32位ALU的关键部分。

1.1.高级结构

高性能ALU的高级框图如图1所示。

xx

uuacarries

MM

11

--

95

LGsumsumb

E

SE到缓存

MR

U

S

xx

uus0

MM

11+LU

9-2-bs1

Unit

1600um

图1.ALU高级模块图。

ALU包含四个主要部分：

•算术模块：该模块用于执行加法、减法和比较等算术操作。算术模块的是一个

加法器。在图1所示的架构中，加法器使用了进位前瞻和求和选择技术（标记为

CARRYGEN、SUMGEN和SUMSEL的块）。•逻辑模块：该模块用于执行简单的

逐位逻辑操作，如AND（掩码）、OR和XOR（图1中标记为LU的块）。•多路复用

器：这些模块用于选择算术和逻辑模块的适当输入。通常有多个总线到达ALU的输入

端（图1中有9个总线，由9:1多路复用器选择）。有时这些多路复用器用于执行

UNIVERSITYOFCALIFORNIA