CN117750773B 用薄栅极多晶硅形成高电压晶体管的方法 （英飞凌科技有限责任公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN117750773B(45)授权公告日2025.07.11

(21)申请号202311783966.2

(22)申请日2018.07.12

(65)同一申请的已公布的文献号申请公布号CN117750773A

(43)申请公布日2024.03.22

(30)优先权数据

62/534,4632017.07.19US

15/848,3272017.12.20US

(62)分案原申请数据

201880041674.22018.07.12

(73)专利权人英飞凌科技有限责任公司地址美国加利福尼亚州

(72)发明人陈春J·朴金恩顺姜仁国姜成泽张国栋

(74)专利代理机构北京安信方达知识产权代理有限公司11262

专利代理师张瑞杨明钊

(51)Int.CI.

H10B43/40(2023.01)

H10B43/30(2023.01)

H10D30/01(2025.01)

H10D30/66(2025.01)

H01L21/265(2006.01)

H01L21/28(2025.01)

H01L21/285(2006.01)

H10D64/62(2025.01)

H10D64/66(2025.01)

H10B41/30(2023.01)

H10B41/49(2023.01)

(56)对比文件

US2006216900A1,2006.09.28US2010193856A1,2010.08.05审查员刘婧

权利要求书3页说明书12页附图17页

(54)发明名称

用薄栅极多晶硅形成高电压晶体管的方法

(57)摘要

CN117750773B本申请涉及用薄栅极多晶硅形成高电压晶体管的方法。公开了一种半导体器件及其制造方法。该方法包括在外围区域中的衬底的表面上形成的栅极电介质上沉积多晶硅栅极层，在多晶硅栅极层上形成电介质层，以及在电介质层上沉积高度提高(HE)膜。然后，对HE膜、电介质层、多晶硅栅极层和栅极电介质进行图案化，以便在外围区域中形成高压场效应晶体管(HVFET)栅极。执行高能量注入以在邻近HVFET栅极的衬底中的源极区域或漏极区域中形成至少一个轻掺杂区域。然后去除HE膜，并在外围区域中的衬底上形成低压(LV)逻辑FET。在一个实施例中，LV逻辑FET是高

CN117750773B

开始

开始

形成浅槽隔离结构

604

在衬底的表面中形成沟道

在村底的存储器区域中形成电荷俘获堆叠和

在外国区域中彩成高电压(HV)榴极电介质

沉积第一多晶硅栅极层

在多晶硅栅极层上沉积电介质层

在电介质层上沉积高度提高(HE)膜

将E膜，电介质层，多晶硅栅极层，HV栅极电介质和电荷俘获堆叠进行

图案化，以在存储器区域中形成存储器栅权(MG),并在外围区域中形成HV场

效应晶体管(HVFET)栅极

执行预非晶化注入以非晶化HE膜

CN117750773B权利要求书1/3页

2

1.一种制造半导体器件的方法，包括：

在存储器区域中的衬底的表面上形成电荷俘获堆叠；

在外围区域中的所述衬底的表面上形成栅极电介质；

在所述存储器区域和所述外围区域中的所述衬底的表面上沉积第一多晶硅层和高度提高膜，其中，所述高度提高膜包括非晶硅膜或多晶硅膜；

图案化所述高度提高膜、所述第一多晶硅层和所述电荷俘获堆叠以在所述存储器区域中形成存储器栅极；

在所述外围区域中的高电压区中图案化所述高度提高膜、所述第一多晶硅层和所述栅极电介质以形成高电压栅极；

注入离子以在邻近所述高电压栅极的所述衬底中形成第一源极/漏极区域；

在所述衬底的表面上沉积第二多晶硅层；以及

平面化所述第二多晶硅层，以去除所述第二多晶硅层的在所述存储器栅极和所述高电压栅极上方延伸的部分；

其中，所述第一源极/漏极区域包括注入到所述衬底中的深度大于所述衬底的表面上方的所述高电压栅极的高度的离子。

2.根据权利要求1所述的方法，其中，所述高电压栅极下面的沟道没有在形成所述第一源极/漏极区域期间注入的离子。

3.根据权利要求1所述的方法，其中，图案化所述第一多晶硅层以形成所述存储器栅极以及图案化所述第一多晶硅层以形成所述高电压栅极是在单个图案化操作中同时完成的。

4.根据权利要求1