用 VHDL程序实现常用逻辑电路.pdfVIP

  • 0
  • 0
  • 约14.18万字
  • 约 56页
  • 2026-01-22 发布于河北
  • 举报

第4章用VHDL程序实现常用逻辑电路

4.1组合逻辑电路设计

4.1.1基木逻辑门

libraryieee;

useiee.stdjogic_i164.all;

entityjbmis

port(a,b:inbit;

fl,f2,f3.f4,f5,f:oulbil;

endjbm;

architectureaofjbmis

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档