双边沿触发器的设计与应用.doc

PAGEIV

双边沿触发器的设计与应用

摘要微电子领域的发展趋势显示，超大规模集成（VLSI）电路的功耗每三年翻了两番。因此，低功耗设计已成为VLSI电路设计的一个关键问题，尤其是随着对高性能便携式计算和通信系统消费需求的日益增长，这一问题日趋突出。在VLSI电路系统中，包括触发器及时钟网络在内的时钟系统的功耗约占总功耗的20%~45%。因此，降低时钟系统的功耗对于有效降低整个数字系统的总功耗是至关重要的。降低时钟系统功耗的一种方法是降低时钟频率。然而在传统采用单边沿触发器的系统中，降低时钟频率同时也就降低了系统的数据处理率，这不是设计者所希望的。如果采用双边沿触发器，则在