CN114373716A 集成器件及其制作方法 （晶芯成(北京)科技有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN114373716A

(43)申请公布日2022.04.19

(21)申请号202210279740.8

(22)申请日2022.03.22

(71)申请人晶芯成(北京)科技有限公司

地址100176北京市大兴区北京经济技术

开发区科创十三街29号院一区2号楼13层1302-C54

申请人合肥晶合集成电路股份有限公司

(72)发明人陈维邦郑志成

(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237

代理人周耀君

(51)Int.CI.

HO1LHO1L

HO1L

21/8234(2006.01)27/07(2006.01)

23/64(2006.01)

权利要求书2页说明书9页

附图3页

(54)发明名称

集成器件及其制作方法

(57)摘要

CN114373716A本发明提供一种集成器件及其制作方法。该集成器件的制作方法包括：在基底上形成多层金属材料层，多层金属材料层包括图形化的第一金属材料层，对第一金属材料层进行图形化时，同时去除第一晶体管区和第一电阻形成区上的第一金属材料层；接着在多层金属材料层上形成图形化的掩模层，以掩模层为掩模，刻蚀多层金属材料层，以于第一晶体管区、第二晶体管区、第一电阻形成区和第二电阻形成区上分别形成第一栅极、第二栅极、第一电阻结构和第二电阻结构，其中，剩余的第一金属材料层作为第一金属层，第二栅极和第二电阻结构包括第一金属层。如此，可以低成本的在一基底上形成结构不同的电

CN114373716A

S1

S1

提供基底，基底包括第一品体管区、第二品体管区、第一电阻形成区和第二电阻形成区十

在基底上形成层叠的多个金属材料层：多个金属材料层包括图形化的第一金属材料层，对第一金属材料层进行图形化处理时，采用同一刻蚀工艺去除第一晶体管区和第一电阻形成

区上的第一金属材料层，且保留第二品体管区和第二电阻形成区上的第一金属材料层

在多个金属材料层上形成图形化的掩模层，以掩模层为掩模，刻蚀多个金属材料层，以于第一品体管区、第二晶体管区、第一电阻形成区和第二电阻形成区上分别形成第一栅极、

第二栅极、第一电阻结构和第二电阻结构；其中，剩余的第一金属材料层作为第一金属层，第二栅极和第二电阻结构包括第一金属层

83

CN114373716A权利要求书1/2页

2

1.一种集成器件的制作方法，其特征在于，包括：

提供基底，所述基底包括第一晶体管区、第二晶体管区、第一电阻形成区和第二电阻形成区；

在所述基底上形成层叠的多层金属材料层；所述多层金属材料层中包括图形化的第一金属材料层，对第一金属材料层进行图形化处理时，采用同一刻蚀工艺去除所述第一晶体管区和所述第一电阻形成区上的第一金属材料层，且保留所述第二晶体管区和所述第二电阻形成区上的第一金属材料层；以及

在所述多层金属材料层上形成图形化的掩模层，以所述掩模层为掩模，刻蚀所述多层金属材料层，以于所述第一晶体管区、所述第二晶体管区、所述第一电阻形成区和所述第二电阻形成区上分别形成第一栅极、第二栅极、第一电阻结构和第二电阻结构；其中，剩余的第一金属材料层作为第一金属层，所述第二栅极和所述第二电阻结构包括所述第一金属层。

2.如权利要求1所述的制作方法，其特征在于，所述第一电阻形成区和所述第二电阻形成区中的一个与所述第一晶体管区和所述第二晶体管区中的一个相连接。

3.如权利要求1所述的制作方法，其特征在于，所述第一电阻结构、所述第二电阻结构、所述第一栅极和所述第二栅极在所述基底上间隔排布；所述第一电阻结构与所述第一栅极或所述第二栅极相邻，且所述第一电阻结构的侧壁与相邻的栅极侧壁作为一凹槽侧表面；所述第二电阻结构与所述第一栅极或所述第二栅极相邻，且所述第二电阻结构的侧壁与相邻的栅极侧壁作为一凹槽侧表面。

4.如权利要求3所述的制作方法，其特征在于，在形成所述第一栅极、所述第二栅极、所述第一电阻结构和所述第二电阻结构后，所述制作方法还包括：

执行外延工艺，在所述基底露出的上表面上形成外延层，且所述外延层填充所述第一电阻结构、所述第二电阻结构、所述第一栅极和所述第二栅极之间的凹槽。

5.如权利要求1所述的制作方法，其特征在于，所述多层金属材料层还包括第二金属材料层，所述第二金属材料层覆盖所述图形化的第一金属材料层。

6.如权利要求1所述的制作方法