CN114188329A 半导体器件及其制作方法 （长江存储科技有限责任公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN114188329A

(43)申请公布日2022.03.15

(21)申请号202111325610.5

(22)申请日2020.12.24

(62)分案原申请数据

202011546787.32020.12.24

(71)申请人长江存储科技有限责任公司

地址430074湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人张珍珍

(74)专利代理机构北京派特恩知识产权代理有限公司11270

代理人徐雯浦彩华

(51)Int.CI.

H01LH01L

27/11524(2017.01)

27/11556(2017.01)

HO1L27/115(2017.01)

HO1L27/1157(2017.01)

HO1L27/11582(2017.01)

权利要求书2页说明书8页附图4页

(54)发明名称

半导体器件及其制作方法

(57)摘要

CN114188329A本公开实施例公开了一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构包括由第一材料层和第二材料层交替堆叠的堆叠结构，堆叠结构包括平台区和与平台区相邻的台阶区，平台区和台阶区的顶部为第二材料层；形成覆盖平台区上表面和台阶区表面的第三材料层；形成填充台阶区且覆盖平台区的第四材料层；去除平台区上的第三材料层和第四材料层，且保留位于平台区上靠近台阶区的边缘的第三材料层和第四材料层；进行第一次平坦化，第一次平坦化去除凸起的第四材料层，且停留在平台区上表面的第二材料层和第三材料层。该制作

CN114188329A

提供一衬底，所述衬底表面具有第一堆叠结构、以及覆盖于所述第一堆叠结构表面的连接层

形成贯穿所述连接层的开口和贯穿所述第一堆叠结构的第一沟道孔，所述开口与所述第一沟道孔连通

扩大所述开口的特征尺寸，使得扩大后的所述开口的

底部的特征尺寸大于所述第一沟道孔的顶部的特征尺

寸

形成填充层于所述开口内和空的所述第一沟道孔内

S11

S12

S13

S14

CN114188329A权利要求书1/2页

2

1.一种三维存储器的形成方法，其特征在于，包括如下步骤：

提供一衬底，所述衬底表面具有第一堆叠结构、以及覆盖于所述第一堆叠结构表面的连接层；

形成贯穿所述连接层的开口和贯穿所述第一堆叠结构的第一沟道孔，所述开口与所述第一沟道孔连通；

采用干法刻蚀工艺刻蚀且仅刻蚀所述连接层，以扩大所述开口的特征尺寸，使得扩大后的所述开口的底部的特征尺寸大于所述第一沟道孔的顶部的特征尺寸；所述干法刻蚀工艺至少包括采用不同射频功率的第一阶段干法刻蚀和第二阶段干法刻蚀；

形成填充层于所述开口内和空的所述第一沟道孔内。

2.根据权利要求1所述的三维存储器的形成方法，其特征在于，扩大所述开口的特征尺寸之前，还包括如下步骤：

形成外延半导体层于所述第一沟道孔底部。

3.根据权利要求2所述的三维存储器的形成方法，其特征在于，采用干法刻蚀工艺刻蚀且仅刻蚀所述连接层的具体步骤包括：

对所述连接层进行第一阶段干法刻蚀；

对所述连接层进行第二阶段干法刻蚀，所述第二阶段干法刻蚀所采用的射频功率小于所述第一阶段干法刻蚀所采用的射频功率。

4.根据权利要求3所述的三维存储器的形成方法，其特征在于，对所述连接层进行第一阶段干法刻蚀的具体步骤包括：

在第一射频频率、第一射频功率的条件下通入刻蚀气体，以及在第二射频频率、第二射频功率的条件下通入调节气体，对所述连接层进行第一阶段干法刻蚀，所述第一射频频率小于所述第二射频频率，所述第一射频功率大于所述第二射频功率，所述刻蚀气体用于刻蚀所述连接层，所述调节气体用于调节所述刻蚀气体刻蚀所述连接层的刻蚀速率；

对所述连接层进行第二阶段干法刻蚀的具体步骤包括：

在第一射频频率、第三射频功率的条件下通入所述刻蚀气体，以及在第二射频频率、第四射频功率的条件下通入所述调节气体，对所述连接层进行第二阶段干法刻蚀，所述第三射频功率小于所述第一射频功率，且所述第四射频功率小于所述第二射频功率。

5.根据权利要求4所述的三维存储器的形成方法，其特征在于，所述第三射频功率与所述第四射频功率相等，且所述第三射频功率和所述第四射频功率均小于所述第二射频功率。

6.根据权利要求4所述的三维存储器的形成方法，其特征在于，所述第一