CN114188327A 三维存储装置及其制作方法 （长江存储科技有限责任公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(43)申请公

(10)申请公布号CN114188327A布日2022.03.15

(21)申请号202111320108.5

(22)申请日2021.11.09

(71)申请人长江存储科技有限责任公司

地址430074湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人肖为引

(74)专利代理机构北京派特恩知识产权代理有限公司11270

代理人高洁张颖玲

(51)Int.CI.

HO1L27/115(2017.01)

H01L27/1157(2017.01)

H01L27/11582(2017.01)

权利要求书2页说明书11页附图10页

(54)发明名称

三维存储装置及其制作方法

(57)摘要

CN114188327A本发明提供了一种三维存储装置及其制作方法。其中，所述三维存储装置包括：在衬底上形成第一堆叠结构；所述第一堆叠结构至少包括层叠设置的牺牲半导体层和阻挡层；在所述第一堆叠结构上形成第二堆叠结构；所述第二堆叠结构包括若干间隔设置的第一介质层和第二介质层；对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，形成至少贯穿所述第二堆叠结构，且未贯穿所述第一堆叠结构的虚设沟道孔；其中，在进行所述刻蚀的过程中，刻蚀源对所述阻挡层的刻蚀速率低于对所述第一堆叠结构的刻蚀速率；在

CN114188327A

在衬底上形成第一堆叠结构；所述第一堆叠结构至少包括层叠

在衬底上形成第一堆叠结构；所述第一堆叠结构至少包括层叠设置的牺牲半导体层和阻挡层

在所述第一堆叠结构上形成第二堆叠结构；所述第二堆叠结构包括若干间隔设置的第一介质层和第二介质层

对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，形成至少贯穿所述

第二堆叠结构，且未贯穿所述第一堆叠结构的虚设沟道孔；其中，在进

行所述刻蚀的过程中，刻蚀源对所述阻挡层的刻蚀速率低于对所述第一

堆叠结构的刻蚀速率

204

在所述虚设沟道孔中填充绝缘材料

去除所述村底及所述第一堆叠结构

形成半导体层

CN114188327A权利要求书1/2页

2

1.一种三维存储装置的制作方法，其特征在于，包括：

在衬底上形成第一堆叠结构；所述第一堆叠结构至少包括层叠设置的牺牲半导体层和阻挡层；

在所述第一堆叠结构上形成第二堆叠结构；所述第二堆叠结构包括若干间隔设置的第一介质层和第二介质层；

对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，形成至少贯穿所述第二堆叠结构，且未贯穿所述第一堆叠结构的虚设沟道孔；其中，在进行所述刻蚀的过程中，刻蚀源对所述阻挡层的刻蚀速率低于对所述第一堆叠结构的刻蚀速率；

在所述虚设沟道孔中填充绝缘材料；

去除所述衬底及所述第一堆叠结构；

形成半导体层。

2.根据权利要求1所述的方法，其特征在于，所述牺牲半导体层位于所述阻挡层与所述第二堆叠结构之间；所述对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，形成至少贯穿所述第二堆叠结构，且未贯穿所述第一堆叠结构的虚设沟道孔，包括：

对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，形成贯穿所述第二堆叠结构，且延伸至所述牺牲半导体层或所述阻挡层中的虚设沟道孔。

3.根据权利要求1所述的方法，其特征在于，所述阻挡层位于所述牺牲半导体层与所述第二堆叠结构之间所述对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，形成至少贯穿所述第二堆叠结构，且未贯穿所述第一堆叠结构的虚设沟道孔，包括：

对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，形成贯穿所述第二堆叠结构，且延伸至所述牺牲半导体层中的虚设沟道孔。

4.根据权利要求2或3所述的方法，其特征在于，所述阻挡层的材料包括掺碳氮化硅。

5.根据权利要求4所述的方法，其特征在于，所述第一堆叠结构还包括缓冲层；所述缓冲层位于所述牺牲半导体层和阻挡层之间。

6.根据权利要求5所述的方法，其特征在于，牺牲半导体层的材料包括多晶硅；所述缓冲层的材料包括氧化硅。

7.根据权利要求5所述的方法，其特征在于，

所述牺牲半导体层位于所述阻挡层与所述第二堆叠结构之间，在去除所述阻挡层之后，去除所述缓冲层；

或者，

所述阻挡层位于所述牺牲半导体层与所述第二堆叠结构之间，在去除所述牺牲半导体层之后，去除所述缓冲层。

8.根据权利要求1所述的方法，其特征在于，所述方法还包括：

对所述第一堆叠结构和所述第二堆叠结构进行刻蚀，