CN110752162A 基于x波段氮化镓预失真集成电路及制作方法 （西安电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN110752162A

(43)申请公布日2020.02.04

(21)申请号201810811387.7

(22)申请日2018.07.23

(71)申请人西安电子科技大学

地址710071陕西省西安市太白南路2号

(72)发明人马晓华祝杰杰

芦浩周小伟宓珉翰郝跃

(74)专利代理机构西安嘉思特知识产权代理事

务所(普通合伙)61230代理人闫家伟

(51)Int.CI.

H01L21/50(2006.01)

H01L25/18(2006.01)

权利要求书2页说明书11页附图8页

(54)发明名称

基于X波段氮化镓预失真集成电路及制作方法

(57)摘要

CN110752162A本发明涉及一种基于X波段氮化镓预失真集成电路的制作方法，该制作方法包括：制作AlGaN/GaN高电子迁移率晶体管，测试得到AlGaN/GaN高电子迁移率晶体管的输入阻抗；制作肖特基二极管，使得肖特基二极管的输出阻抗与输入阻抗共轭匹配；键合AlGaN/GaN高电子迁移率晶体管与肖特基二极管，得到预失真集成电路。本发明实施例的预失真集成电路不仅在低频和窄带信号中能够有效开展，而且在高频和宽带环境下也可以有效输出功率；同时，预失真集成电路可以改善功率放大器的非线性失真，满足通

CN110752162A

S1

S1

制作AIGaN/GaN高电子迁移率晶体管，测试得到所述AIGaN/GaN高电子迁移率晶体管的输入阻抗

制作肖特基二极管，使得所述肖特基二极管的输出阻抗与所述输入阻抗共轭匹配

S3

键合所述AIGaN/GaN高电子迁移率晶体管与所述肖特基二极管，得到预失真集成电路

CN110752162A权利要求书1/2页

2

1.一种基于X波段氮化镓的预失真集成电路的制作方法，其特征在于，包括步骤：

S1、制作AlGaN/GaN高电子迁移率晶体管，测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗；

S2、制作肖特基二极管，使得所述肖特基二极管的输出阻抗与所述输入阻抗共轭匹配；

S3、键合所述AlGaN/GaN高电子迁移率晶体管与所述肖特基二极管，得到预失真集成电路。

2.如权利要求1所述的基于X波段氮化镓的预失真集成电路的制作方法，其特征在于，所述A1GaN/GaN高电子迁移率晶体管在包括第一衬底层(101)、成核层(102)、GaN缓冲层(103)和AlGaN势垒层(104)的样片上制作而成，步骤S1包括：

S101、在所述AlGaN势垒层(104)上制作源电极(106)和漏电极(105),形成源电极欧姆接触和漏电极欧姆接触；

S102、在所述AlGaN势垒层(104)上光刻有源区的电隔离区域，制作所述有源区的电隔离(107);

S103、在所述AlGaN势垒层(104)、所述源电极(106)和所述漏电极(105)上生长介质层材料，形成介质层(108);

S104、在所述介质层(108)上光刻凹槽区域，在所述凹槽区域刻蚀所述介质层(108)和所述AlGaN势垒层(104),形成凹槽结构(109);

S105、在所述介质层(108)上光刻栅电极区域，在所述凹槽结构(109)和所述栅电极区域蒸发栅电极金属，形成栅电极(110);

S106、在所述栅电极(110)和所述介质层(108)表面淀积保护层材料，形成保护层

(111);

S107、在所述保护层(111)上光刻互联层开孔区，在所述金属互联层开孔区刻蚀所述保护层(111)和所述介质层(108),形成开孔结构(112);

S108、在所述开孔结构(112)中蒸发互联层金属，形成互联层(113),得到所述AlGaN/GaN高电子迁移率晶体管；

S109、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗，根据所述源阻抗计算所述输入阻抗。

3.如权利要求2所述的基于X波段氮化镓的预失真集成电路的制作方法，所述栅电极为T型结构。

4.如权利要求1所述的基于X波段氮化镓的预失真集成电路的制作方法，其特征在于，步骤S2包括：

S201、在第二衬底层(201)上外延GaN材料，形成N+型氮化镓层(202);

S202、在所述N+型氮化镓层(202)上外延GaN材料，形成N-型氮化镓层(203);

S203、刻蚀所述N+型氮化镓层(202)和所述N-型氮化镓层(203),实现台面隔离(