CN108550630B 一种二极管及其制作方法 （电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利

(45)授权

(10)授权公告号CN108550630B公告日2021.03.16

(21)申请号201810553843.2

(22)申请日2018.06.01

(65)同一申请的已公布的文献号申请公布号CN108550630A

(43)申请公布日2018.09.18

(73)专利权人电子科技大学

地址611731四川省成都市高新区(西区)

西源大道2006号

(72)发明人张金平邹华罗君轶刘竞秀李泽宏张波

(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232

代理人葛启函

(51)Int.CI.

HO1L29/861(2006.01)

H01L21/329(2006.01)审查员靳苹苹

权利要求书2页说明书11页附图11页

(54)发明名称

一种二极管及其制作方法

(57)摘要

CN108550630B一种二极管器件及其制作方法，属于功率半导体器件技术领域。器件的元胞结构包括金属阴极、N+衬底和N-外延层和金属阳极，N-外延层的顶层两侧具有沟槽结构，沟槽结构自下而上包括P+半导体区和P型半导体Well区，P型半导体Well区与其上方的金属阳极相接触，部分P型半导体Well区和N-半导体外延层上表面有介质层；介质层与N-半导体外延层上表面有异质半导体；异质半导体、介质层、P型半导体Well区以及N-半导体外延层形成超势垒结构。本发明在不影响器件性能的前提下，显著降低了传统PIN器件正向开启电压，优化了器件反向恢复特性，获得了正向导通压降与关断损耗之间良好的折中特性。另外，

CN108550630B

1

2

3

4

5

2

CN108550630B权利要求书1/2页

2

1.一种二极管器件，其元胞结构自下而上包括依次层叠设置的金属阴极(5)、N+宽禁带半导体衬底(4)、N-宽禁带半导体外延层(3)和金属阳极(1);N-宽禁带半导体外延层(3)的顶层两侧具有沟槽结构，所述沟槽结构包括P+宽禁带半导体区(2)和P型宽禁带半导体Well区(10),P+宽禁带半导体区(2)位于沟槽底部，P型宽禁带半导体Well区(10)位于P+宽禁带半导体区(2)上表面；部分P型宽禁带半导体Well区(10)的上表面与金属阳极(1)相接触，部分P型宽禁带半导体Well区(10)和部分N-宽禁带半导体外延层(3)的上表面具有与之接触的介质层(8);介质层(8)与部分N-宽禁带半导体外延层(3)上表面具有与之接触的窄禁带半导体区(7);所述窄禁带半导体区(7)、介质层(8)、P型宽禁带半导体Well区(10)以及N-宽禁带半导体外延层(3)形成超势垒结构，所述窄禁带半导体区(7)与N-宽禁带半导体外延层

(3)形成异质结，P+宽禁带半导体区(2)与N-宽禁带半导体外延层(3)形成PN结；P型宽禁带半导体Well区(10)与金属阳极(1)形成肖特基接触；

窄禁带半导体区(7)、介质层(8)以及P型宽禁带半导体Well区(10)构成的MIS结构的阈值电压小于0.1V。

2.根据权利要求1所述的一种二极管器件，其特征在于：P+宽禁带半导体区(2)与N-宽禁带半导体外延层(3)形成超结结构；N-宽禁带半导体外延层(3)顶层的掺杂浓度相较其顶层之下的掺杂浓度更高；P+宽禁带半导体区(2)顶层的掺杂浓度相较其顶层之下的掺杂浓度更高。

3.一种二极管器件，其元胞结构自下而上包括依次层叠设置的金属阴极(5)、N+宽禁带半导体衬底(4)、N-宽禁带半导体外延层(3)和金属阳极(1);N-宽禁带半导体外延层(3)的顶层两侧具有沟槽结构，所述沟槽结构包括P+宽禁带半导体区(2)和P型宽禁带半导体Well区(10),P+宽禁带半导体区(2)位于沟槽底部，P型宽禁带半导体Well区(10)位于P+宽禁带半导体区(2)上表面；部分P型宽禁带半导体Well区(10)和部分N-宽禁带半导体外延层(3)的上表面具有与之接触的介质层(8);介质层(8)与部分N-宽禁带半导体外延层(3)上表面具有与之接触的窄禁带半导体区(7);所述窄禁带半导体区(7)、介质层(8)、P型宽禁带半导体Well区(10)以及N-宽禁带半导体外延层(3)形成超势垒结构，所述窄禁带半导体区(7)与N-宽禁带半导体外延层(3)形成异质结，P+宽禁带半导体区(2)与N-宽禁带半导体外延层(3)形成