CN1437232A 晶片级封装的结构及其制作方法 （亚太优势微系统股份有限公司）.docxVIP

[19]中华人民共和国国家知识产权局

[12]发明专利申请公开说明书

[21]申请号0

[51]Int.CI

H01L21/50H05K13/00H05K3/00

B81B1/00

[43]公开日2003年8月20日[11]公开号CN1437232A

[22]申请日

[71]申请人地址

2002.2.5[21]申请0

亚太优势微系统股份有限公司

台湾省台北市信义区信义路五段150巷2号7楼之4

[74]专利代理机构

代理人

中科专利商标代理有限责任公司

朱黎光张占榜

[72]发明人李正国黄议模

权利要求书4页说明书23页附图60页

[54]发明名称晶片级封装的结构及其制作方法

[57]摘要

一种可以在晶片阶段完成所对应元件的封装结构与其制作方法，为一种以两片或两片以上的基板所构成的晶片级封装结构；于此基板上进行各类半导体元件或光电元件或光学元件或微机电元件或生医元件或电感、电阻、电容等被动元件制造过程及各类薄膜与厚膜材料等相关的涂布、镀膜、干蚀刻、湿蚀刻、电镀、平坦化等制造过程；在晶片阶段，进行各类型裸晶与前述功能基板间的晶片级组装整合作业；晶片阶段下，作晶片对晶片之间的对准与初步接合；晶片阶段下，对于已具备初步界面接合强度的复合晶片进行晶片级封胶作业。彼此间的封装界面形成完全封止界面；于晶片阶段下，对于完成封止界面的各系统封装模组，可以熟知的半导体晶粒切割等流程来分离个别系统封装模组。

202

200

寸

寸

I00

◎

O

Z

U

知识产权出版社出版0权利要求书第1/4页

2

1.一种晶片级封装制作方法：其特征在于包括下列步骤：

制备构成晶片级封装结构的两片或两片以上的基板：

5于上/下基板上进行各类半导体元件或光电元件或微机电元件或电感、电阻、电容等被动元件制造过程或各类薄膜与厚膜材料或各种形式的微结构相关的涂布，镀膜、乾触刻、湿触刻、电镀、平坦化、微光刻电铸模造、塑胶模造、热压成型、射出成型、粉末冶金或其他表面或立体微加工制造过程；

在晶片阶段，进行各类型裸晶与前述各功能基板间的晶片级组装整合作业；

10在晶片阶段下，作基板对基板之间的对准与初步接合，形成一个具备初步界面接合强度的复合基板结构；同时通过上/下基板已制备对应的微结构及已形成初步接合的界面高度来提供适当的空间，以容纳、保护前述基板上制备的各式元件或各类具表面突起的立体微结构；

在晶片阶段下，对于己具备初步界面接合强度的复合基板进行晶片级封胶作业，15对应于每一系统封装模组或晶片级封装的元件彼此间的封装界面形成完全封止界面；

使此个别系统封装模组所对应的封装结构具备电性连接与热传递路径设计与功

能；以及

于晶片阶段下，对于完成封止界面的各系统封装模组，以熟知的半导体晶粒切割流程来分离个别系统封装模组。

202.如权利要求1所述封装方法实现的封装结构，其特征在于该封装桔构由两片或两片以上的复数基板所构成，基板材质可以是玻璃基板、光学系统用基板、硅基板、陶瓷基板、各式复合半导体材料基板、蓝宝石基板、PMMA基板、各式金属片、塑胶模板或其他材质的基板。

3.如权利要求1所述的封装制作方法，其特征在于所述各类半导体元件其所用基

25材含元素与化合物半导体，其元件由含各式同质或异质接面所形成制造过程种类的不

同可以是：CMOS、Bipolar,BiCMOS、SiGe;光电元件依其材料与制造过程种类的不

同可以是：GaAs、GaAsA1、GaAsAl1n、GaP、GaN、InP者。

4.如权利要求1所述的封装制作方法，其特征在于参与系统整合(SystemIntegration)的元件为：被动元件、主动元件、微机电元件、光电元件、光通讯元件、光

30学元件、生物元件、各式驱动电路或集成电路。

5.如权利要求1或3所述的封装制作方法，其特征在于组装整合(Assembly)各类元件的技术可以是：焊锡接合(SolderBonding)、共晶接合(EutecticBonding)、接着层接合(AdhesiveBonding)、打线接合(WireBonding)、覆晶接合(Flip-ChipBondi