CN1825544A 芯片型低介电常数介电层和平面电感元件的制作方法 （探微科技股份有限公司）.docxVIP

[19]中华人民共和国国家知识产权局

[12]发明专利申请公开说明书

[21]申请号200510052126.4

[51]Int.Cl.

HO1L21/31(2006.01)

HO1L21/822(2006.01)

[43]公开日2006年8月30日[11]公开号CN1825544A

[22]申请日2005.2.25

[21]申请号200510052126.4

[71]申请人探微科技股份有限公司地址台湾省桃园县

[72]发明人胡书华黄冠瑞潘锦昌黄世民

[74]专利代理机构北京市柳沈律师事务所代理人陶凤波侯宇

权利要求书2页说明书5页附图12页

[54]发明名称

芯片型低介电常数介电层和平面电感元件的制作方法

[57]摘要

一种芯片型Low-k介电层的制作方法。首先提供一半导体基底，且该半导体基底包括多个连接垫。接着于该半导体基底的表面形成一光感应介电层，并进行一曝光暨显影工艺，去除部分该光感应介电层以形成多个开口，其中这些开口至少曝露出这些连接垫，且各该开口的侧壁呈向外倾斜状。

200510052126.4权利要求书第1/2页

2

1.一种制作介电层的方法，包括：

提供一半导体基底，且该半导体基底包括多个连接垫；

于该半导体基底的表面形成一光感应介电层；以及

进行一曝光暨显影工艺，去除部分该光感应介电层以形成多个开口，这些开口至少曝露出这些连接垫，且各该开口的侧壁呈向外倾斜状。

2.如权利要求1所述的方法，还包括进一步形成多个平面电感元件(planarinductorcomponent)的步骤，包括：

于该光感应介电层的表面依序形成一扩散阻绝层(diffusionbarrierlayer)与一晶种层(seedlayer),且该扩散阻绝层同时覆盖该光感应介电层与该连接垫；

于该晶种层的表面形成一屏蔽图案，该屏蔽图案曝露出这些开口；

利用电镀方式于未被该屏蔽图案覆盖的该晶种层的表面成长出至少多个金属结构；以及

去除该屏蔽图案与未被这些金属结构覆盖的该晶种层与该扩散阻绝层；其中这些金属结构即为这些平面电感元件。

3.如权利要求2所述的方法，还包括于去除未被这些金属结构覆盖的该晶种层与该扩散阻绝层之后，进行一高温回火工艺。

4.如权利要求2所述的方法，还包括于去除未被这些金属结构覆盖的该晶种层与该扩散阻绝层之后，于这些金属结构的表面形成一抗氧化膜。

5.如权利要求1所述的方法，其中该半导体基底还包括多个半导体元件设置于各该连接垫下方并与各该连接垫电连接。

6.如权利要求1所述的方法，还包括于形成该光感应介电层之前先对该半导体基底进行一表面活化工艺。

7.如权利要求6所述的方法，其中该表面活化工艺为一蚀刻工艺。

8.如权利要求1所述的方法，其中该光感应介电层的材料为光感应苯环丁烯(photosensitiveBCB)。

9.如权利要求1所述的方法，其中该光感应介电层的材料为低介电常数的聚亚酰胺(polyimide)。

10.如权利要求1所述的方法，其中各该开口的侧壁的倾斜角度约介

200510052126.4权利要求书第2/2页

3

于45至60度。

11.一种制作平面电感元件(planarinductorcomponent)的方法，包括：

提供一半导体基底，且该半导体基底包括多个连接垫；

于该半导体基底的表面形成一光感应介电层；

进行一曝光暨显影工艺，去除部分该光感应介电层以形成多个开口，这些开口至少曝露出这些连接垫，且各该开口的侧壁呈向外倾斜状；

于该光感应介电层的表面依序形成一扩散阻绝层(diffusionbarrierlayer)与一晶种层(seedlayer),该扩散阻绝层同时覆盖该光感应介电层与该连接垫；

于该晶种层的表面形成一屏蔽图案，该屏蔽图案曝露出这些开口；

利用镀膜技术(platingtechnology)于未被该屏蔽图案覆盖的该晶种层的表面成长出多个金属结构；

去除该屏蔽图案与未被这些金属结构覆盖的该晶种层与该扩散阻绝层；以及

于这些金属结构的表面形成一抗氧化膜；

其中这些金属结构即