数字逻辑基础与Verilog HDL：时序逻辑电路及数字系统设计PPT教学课件.pptx

第8章时序逻辑电路及数字系统设计

●8.1.1时序逻辑的功能描述●8.1.2时序逻辑的分析●8.2时序逻辑的设计

同步状态记忆S0：没有投钱S1：已投伍角钱S2：已投一元钱触发器时钟Q1Q0三个特征

组合逻辑电路x1xiy1yj...z1存储电路zk...CLK输入输出q1...ql...

方程组状态表状态图时序逻辑电路功能描述方法时序图电路图HDL

1DQ1C1Q1’1DQ2C1Q2’YFF2FF1CLKA同步时序逻辑电路的分析

写驱动方程求状态方程输出方程

计算、列状态转换表输入A=0设Q2Q1=01，次态和输出为：以此类推输入A=11000AYQ2Q1以此类推设