数字逻辑基础与Verilog HDL：常用组合逻辑电路及层次化设计PPT教学课件.pptx

第4章常用组合逻辑电路及层次化设计

CONTENTS目录组合逻辑电路的分析与设计举例01加法器0203编码器04译码器

组合逻辑电路的分析方法

组合逻辑电路的分析由逻辑图知逻辑功能实验解析目的方法步骤1.由逻辑图写逻辑表达式2.化简逻辑式3.根据逻辑式列出真值表4.或用实验得出真值表5.由真值表总结逻辑功能

分析下图电路的逻辑功能。作答？主观题10分

Y2=((DC)?·(DBA)?)?Y1=((D?CB)?·(DB?C?)?·(DC?A?)?)?Y0=((D?C?)?·(D?B?)?)?

Y2=DC+DBAY1=D?CB+DB?C?+DC?A?Y0=D?C?+D?B?