实验指导书-可编程逻辑电路技术（全部）.pdfVIP

可编程逻辑电路技术

实验指导书

付丽张智海编

重庆大学光电工程学院

2025年9月

1

目录

实验一四位加法器3

附录1.1FPGA实验箱6

附录1.2QuartusⅡ13.1使用步骤7

实验二键盘扫描及数码管显示实验24

附录2.1实验部分程序29

实验三LED花灯实验32

附录3.1使用ModelSim仿真的步骤35

实验四用SignalTapⅡ探测波形发生器44

2

实验一四位加法器

一、实验目的

1.熟悉QuartusⅡ软件和康芯FPGA实验箱操作。

2.熟悉可编程器件开发流程。

3.巩固VHDL语言。

4.掌握层次化设计方法。

二、实验内容

4位加法器可以以1位全加器作为基本硬件，由4个1位全加器串行构成，

图1所示为四位加法器，其中FULL_ADD为一位全加器。本实验使用开发工具

QuartusII，底层利用文本输入设计方法设计一位全加器，顶层用原理图输入方式，

采用层次化设计方法设计一个4位加法器，要求：

1.用结构体三种实现方式分别编写一位全加器程序，编译，调试。

2.仿真，分析仿真波形。

3.绑定引脚，在FPGA实验箱上完成相应的搭线、下载，分析加法器实现的结

果。（可先完成一种结构体实现方式，实现以上三个步骤，若有余力，实现另外

两种结构体实现方式。）

图1四位加法器电路

3

三、实验原理

加法器是数字系统中的基本逻辑器件，例如为了节省逻辑资源减法器和硬件

乘法器都可由加法器来构成。

以实验箱上的9个拨动开关（如附录1）的其中4位（例如高4位）作为4

位加数a4a3a2a1，另外4位（例如低4位）作为加数b4b3b2b1，剩余1位作为

进位输入。其中开关拨到上，表示电平“1”，开关拨到下，表示电平“0”。利用

8个LED（紧邻拨动开关上面），取4位作为相加之和的输出结果，另4位作为

进位输出。

FPGA与拨动开关、LED灯的连接示意图分别为图2和图3所示。

图2拨动开关与FPGA的连接图3LED灯与FPGA的连接

四、实验步骤

1.按照附录1步骤。要求建立时序仿真波形图文件，四位数据（四位加数、四

位被加数、四位和输出、四位进位输出）以总线形式显示。

2.引脚的分配可以参考表1。（这个表只是一种举例，可以根据使用的不同改变

拨动开关和LED灯对应的信号）。

注：（1）有9个输入信号。

（2）表1中，“引入端子名”是指实验箱中拨动开关与显示模块中的端口定

义的名称；“对应芯片端子名”是指对应信号绑定的FPGA引脚号，如：输入信

号C0绑定到FPGA芯片的AE12引脚，实验箱中该引脚与按键SW9相连接。

表1引脚的分配参考

输入对应FPGA引入端子功能输出对应FPGA引入端功能

信号名芯片端子名名信号名芯片端子子名