CN118504480A 一种支持3d存储与c2c互联的数据流架构性能仿真方法 （北京清微智能科技有限公司）.pdfVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN118504480A

(43)申请公布日2024.08.16

(21)申请号202410468211.1

(22)申请日2024.04.18

(71)申请人北京清微智能科技有限公司

地址100192北京市海淀区宝盛南路1号院

26号楼2层201

(72)发明人王重阳牛镇镇欧阳鹏

(74)专利代理机构北京索睿邦知识产权代理有

限公司11679

专利代理师李根

(51)Int.Cl.

G06F30/33(2020.01)

G06F115/02(2020.01)

权利要求书2页说明书5页附图2页

(54)发明名称

一种支持3D存储与C2C互联的数据流架构性

能仿真方法

(57)摘要

本发明属于仿真平台技术领域，具体公开了

一种支持3D存储与C2C互联的数据流架构性能仿

真方法。该方法提出了3D

DRAM存储结构及对应

的建模仿真方法，解决了复杂存储结构的建模问

题，使得对数据流架构进行性能仿真时，能够对

数据流架构中的3D存储进行快速建模和仿真。此

外，该方法还提出了C2C互联机制及对应的建模

仿真方法，在对数据流架构进行性能仿真时，可

以快速地对不同拓扑、不同层次、不同数据通信

策略、不同数据路由策略的多种芯片互联网络进

行性能建模和仿真，填补了相关技术空白。

A

0

8

4

4

0

5

8

1

1

N

C

CN118504480A权利要求书1/2页

1.一种支持3D存储与C2C互联的数据流架构性能仿真方法，其特征在于，包括步骤：

步骤S1，对需要进行仿真的目标数据流架构所在的仿真平台进行硬件表征；

步骤S2：根据表征后的硬件，对需要进行仿真的目标数据流架构，进行3D堆叠存储机制

建模和多芯片之间的C2C互联机制建模；

步骤S3：仿真平台根据用户配置文件生成驱动仿真平台运行的event；

步骤S4，在仿真平台中，由event调用生成的3D堆叠存储模型与C2C互联机制模型对目

标数据流架构进行性能仿真。

2.根据权利要求1所述的一种支持3D存储与C2C互联的数据流架构性能仿真方法，其特

征在于，步骤S1所述的对进行硬件表征，具体地，硬件表征，包括Tile级、SOC级和Server级，

其中，Tile级表示基本执行单元，AI模型通常被切分为每个Tile上的子任务来执行，每

个Tile包含了基本的计算资源、存储资源、控制资源；SOC级由一至多个Tile组成，各个Tile

之间具备互联关系；Server级由一至多个SOC级组成，各个SOC级之间通过以太网互联。

3.根据权利要求1所述的一种支持3D存储与C2C互联的数据流架构性能仿真方法，其特

征在于，步骤S2中所述的3D堆叠存储机制建模，具体包括步骤：

步骤A1，由用户对目标数据流架构的3D堆叠存储机制和3D堆叠存储机制对应的参数进

行定义；

步骤A2，由用户定义的3D堆叠存储机制和3D堆叠存储机制对应的参数，对可重构分布

式数据流架构进行3D堆叠存储机制表征；

具体地，3D堆叠存储机制表征具体是在分布式两级存储层次上，增加了3D

DRAM这一存

储层次的抽象建模；

步骤A3，根据表征后的3D堆叠存储机制，生成目标数据流架构的3D堆叠存储机制模型。

4.根据权利要求1所述的一种支持3D存储与C2C互联的数据流架构性能仿真方法，其特

征在于，步骤S2中所述的C2C互联机制建模，具体包括步骤：

步骤B1，由用户对目标数据流架构的C2C互联机制和C2C互联机制对应的参数进行定

义，

步骤B2，