2026《PWM模块的版图设计案例分析》4000字.docxVIP

PWM模块的版图设计案例分析

目录

TOC\o1-3\h\u25600PWM模块的版图设计案例分析 1

140351.1PWM模块电路分析 1

112981.2模块版图设计 4

176141.2.1比较器模块版图设计 5

28631.2.2偏置电路模块版图设计 12

226041.3数字逻辑部分版图设计 13

235281.4PWM模块总体版图设计 17

1.1PWM模块电路分析

在开始PWM模块版图设计之前，需要对电路按子模块进行划分并分析其作用。如图1.1为上层功能电路图，其中圈出来的部分为PWM模块，该电路构成D类音频功率放大器，简称D类功放或数字功放。通常D类功率放大器由调制器、放大器、低通滤波器组成。其工作原理是先把前置放大器产生的电压进行放大然后比较音频信号与三角波信号，PWM信号在比较器的输出端产生并将PWM信号用功率放大器进行放大，然后使用LC低通滤波器过滤掉不需要的高频分量，最后，经过滤波后的纯净音频信号就能驱动扬声器使之发出声音[15]。在本设计中PWM调制模块在上层电路中的作用是将模拟信号转化为数字PWM信号输出。

PWM模块

PWM模块

图1.1上层电路功能图

图1.2PWM模块电路图

如图1.2所示为PWM模块总体电路图，下面将对其进行划分并分析其功能。

时钟模块

如图1.3所示，OSC振荡器产生的CLK信号经过两级反相器，在反相器中间加了两个电容延缓电压上升的时间，这里增加了几个虚设电容以方便后续修改。在经过施密特触发器将模拟信号波形整形为数字信号波形，再经过两级反相器，通过与非或非逻辑运算，产生一个时钟信号。

图1.3时钟电路图

偏置电路模块

如图1.4所示，偏置电路为电路中各个子模块提供电流，使能端EN通过两级反相器提供使能信号。m（MOS管的数量）=1对应5微安的电流。

图1.4偏置电路图

比较器模块及数字逻辑部分

图1.5比较器模块

图1.6数字逻辑电路图

如图1.5及图1.6所示，VSAW为OSC振荡器通过处理产生的固定频率三角波信号，IN1为全电路输出差模信号经过前级放大器放大的反相输出端，IN2是全电路输入差模信号经过前级放大器放大的同相输出端，VBYP为VDD的电阻分压，大小为1/2VDD，COMP模块为轨到轨输入的折叠式运放，VBYP决定电路工作的静态点；由于运放增益较大，只需要很小的差模信号就使输出达到VDD(高电平)或者GND（低电平），功能成为比较器。实际全电路输入差模信号经过全差分放大器放大，全差分放大器的输出与三角波VSAW比较，当全差分放大器的输出超过三角波VSAW时，折叠式输出由0变为1；当全差分放大器的输出小于三角波VSAW时，输出由1变为0。并于EN信号进行逻辑运算，产生COMP信号，COMP信号通过时钟CLK决定的传输门（将上升下降沿错开），和CLK信号进行逻辑运算最后产生驱动Driver（功率管）的PWM栅信号。

1.2模块版图设计

一个好的布局会为的版图设计带来巨大的便利，由于上文对平面布局规划做过详细的解释。总体思路为对电路进行划分后先完成电路中子模块的版图设计并通过验证再到总体版图设计中进行调用，期间合理使用上文提到的匹配技巧，最后完成子模块间的互连。在拿到一个新的电路时，要按照电路要求进行版图的设计，首先就要有一个全局的规划。在设计模块版图之前，就应该把整体版图形状以及面积，进行一个大致的规划，然后再根据这个全局规划的面积以及形状去设计版图中的其他子模块。图1.7为PWM模块整体布局规划，里面可以清晰的看到每个模块所在位置。

图1.7PWM模块全局规划

1.2.1比较器模块版图设计

如图1.8所示为比较器模块电路图，整个电路都是由PMOS管和NMOS管互相搭配组成。

图1.8比较器模块电路图

首先对其进行划分再分别绘制，由上到下依次为两个PMOS电流镜子模块，PMOS差分对子模块，NMOS差分对子模块，两个PMOS电流镜子模块。

EDABC

E

D

A

B

C

图1.9PMOS电流镜

首先是PMOS电流镜子模块的绘制，如图1.9为方便说明对MOS管进行编号。可以看出上面A、B、C三个PMOS管尺寸完全相同，同样下面D和E两个PMOS管也是如此。但同时注意到上下两种PMOS管的参数中W即沟道宽度是一样的，那么说明在绘制时图中这5个PMOS管可以放在一起。根据图中参数可知上面三个PMOS管的m=16，即16个PMOS管并联，下面的PMOS管的m=4，那么版图中需要绘制一共3*16+2*4=56个PMOS管。在前文中提到对于电流镜需要特定的匹配，由于器件较多采用的是轴对称匹配，图1.10（a）为匹配示意图。这样的布局方式不仅可以大大节省空间，同时还使整个子模块看起来美观对称。值得注意的是在